インテルのみ表示可能 — GUID: yjx1490996039403
Ixiasoft
1.3. CvPモード
CvPコンフィグレーション手法では、以下のモードをサポートしています。
- CvP初期化モード
- CvP更新モード
CvP初期化モード
このモードでは、CvP PCIe* コアのコンフィグレーションを、FPGAのペリフェラル・イメージを使用し、オンボード・コンフィグレーション・デバイスを介して行います。その後、コア・ファブリックとすべてのGPIOのコンフィグレーションを PCIe* リンクを介して行います。
CvP初期化モードを使用する利点は次のとおりです。
- PCIe* ウェイクアップ時間の要件を満たします。
- コアイメージをホストメモリーに保存することでコストを削減します。
CvP更新モード
CvP更新モードでは、CvP PCIe* コア以外のデバイス全体をリコンフィグレーションします。これは、デバイスがフル・チップ・コンフィグレーションまたはCvP初期化を介してユーザーモードに入った後に行われます。その後のコアイメージの更新では、 PCIe* リンクを使用します(ペリフェラルはCvP更新中に変更してはいけません)。
CvP更新モードで使用するプロセスは、ルート・パーティションをブロックベースのデザインで再利用する際のものと同じです。これによってデバイス・ペリフェラルを再利用できます。
このモードを選択するのは、次のいずれかの理由でコアイメージを更新する場合です。
- コア・アルゴリズムのロジックブロックの変更
- リリースプロセスの一環としての標準的な更新
- 複雑なシステムの一部であるさまざまなコンポーネント用コア・プロセッシングのカスタマイズ
注: CvP更新モードは、FPGAがユーザーモードに入った後に使用可能になります。ユーザーモードで PCIe* リンクが使用可能なのは、通常の PCIe* アプリケーションのほか、FPGAコアイメージの更新を実行する場合です。
PCIe* バージョン | サポートされるCvPモード |
---|---|
Gen 1 / Gen 2 / Gen 3 | CvP初期化、CvP更新 |