Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ダウンロード PDF
ID 683426
日付 8/23/2021
Public
ドキュメント目次
ドキュメント目次 x
1. LL Ethernet 10G MACについて 2. はじめに 3. LL Ethernet 10G MAC Intel® FPGA IPのデザイン例 4. 機能の説明 5. コンフィグレーション・レジスター 6. インターフェイス信号 7. Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド・アーカイブ 8. Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイドの改訂履歴
1. LL Ethernet 10G MACについて x
1.1. 機能 1.2. リリース情報 1.3. LL Ethernet 10G MACの動作モード 1.4. デバイスファミリーのサポート 1.5. パフォーマンスとリソース使用率
1.1. 機能 x
1.1.1. LL Ethernet 10G MACと従来の10Gbps Ethernet MAC
1.5. パフォーマンスとリソース使用率 x
1.5.1. リソース利用率 1.5.2. TXとRXレイテンシー
2. はじめに x
2.1. インテルFPGA IPコアの紹介 2.2. Intel® FPGA IPコアのインストールとライセンス取得 2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション) 2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション) 2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター) 2.6. インテルFPGA IPコアのシミュレーション 2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成 2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定 2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード 2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項 x
2.10.1. 従来のEthernet 10G MACからLL Ethernet 10G MACへの移行 2.10.2. タイミング制約 2.10.3. PLLクロックのジッター
2.10.1. 従来のEthernet 10G MACからLL Ethernet 10G MACへの移行 x
2.10.1.1. 移行 - Avalon Streamingインターフェイス上の32ビットのデータパス 2.10.1.2. 移行 - Avalon Streamingインターフェイス上の64ビットの維持
2.10.2. タイミング制約 x
2.10.2.1. 疑似静的CSRフィールド 2.10.2.2. クロッククロッサー 2.10.2.3. デュアルクロックFIFO
3. LL Ethernet 10G MAC Intel® FPGA IPのデザイン例 x
3.1. インテル® Stratix® 10デバイスのLL Ethernet 10G MAC Intel® FPGA IPのデザイン例 3.2. インテル® Arria® 10デバイスのLL Ethernet 10G MAC Intel® FPGA IPのデザイン例 3.3. インテル® Cyclone® 10 GXデバイスのLL Ethernet 10G MAC Intel® FPGA IPのデザイン例
4. 機能の説明 x
4.1. アーキテクチャー 4.2. インターフェイス 4.3. フレームタイプ 4.4. TXデータパス 4.5. RXデータパス 4.6. フロー制御 4.7. リセットの要件 4.8. サポートされているPHY 4.9. XGMIIエラー処理 (リンク障害) 4.10. IEEE 1588v2
4.4. TXデータパス x
4.4.1. バイト挿入のパディング 4.4.2. アドレスの挿入 4.4.3. CRC-32の挿入 4.4.4. XGMIIのカプセル化 4.4.5. パケット間ギャップの生成と挿入 4.4.6. XGMIIの送信 4.4.7. 単方向機能 4.4.8. TXのタイミング図
4.5. RXデータパス x
4.5.1. XGMIIのカプセル化 4.5.2. CRCのチェック 4.5.3. アドレスチェック 4.5.4. フレームタイプのチェック 4.5.5. 長さのチェック 4.5.6. CRCとパディングバイトの削除 4.5.7. オーバーフロー処理 4.5.8. RXのタイミング図
4.5.5. 長さのチェック x
4.5.5.1. フレーム長 4.5.5.2. ペイロード長
4.6. フロー制御 x
4.6.1. IEEE 802.3フロー制御 4.6.2. 優先順位ベースのフロー制御
4.6.1. IEEE 802.3フロー制御 x
4.6.1.1. 一時停止フレームの受信 4.6.1.2. 一時停止フレームの送信
4.6.2. 優先順位ベースのフロー制御 x
4.6.2.1. PFCフレームの受信 4.6.2.2. PFCフレームの送信
4.8. サポートされているPHY x
4.8.1. 10GBASE-Rレジスターモード
4.10. IEEE 1588v2 x
4.10.1. アーキテクチャー 4.10.2. TXデータパス 4.10.3. RXデータパス 4.10.4. フレーム形式
4.10.4. フレーム形式 x
4.10.4.1. IEEE 802.3のPTPパケット 4.10.4.2. UDP/IPv4を経由したPTPパケット 4.10.4.3. UDP/IPv6を経由したPTPパケット
5. コンフィグレーション・レジスター x
5.1. レジスターマップ 5.2. レジスターアクセスの定義 5.3. プライマリーMACアドレス 5.4. MAC Reset Controlレジスター 5.5. TX Configuration and Statusレジスター 5.6. Flow Controlレジスター 5.7. Unidirectional Controlレジスター 5.8. RX Configuration and Statusレジスター 5.9. Timestampレジスター 5.10. ECCレジスター 5.11. Statisticsレジスター
5.1. レジスターマップ x
5.1.1. 10Gbps Ethernet MACレジスターからLL Ethernet 10G MACレジスターへのマッピング
5.9. Timestampレジスター x
5.9.1. タイミング調整の計算
6. インターフェイス信号 x
6.1. クロックおよびリセット信号 6.2. 速度選択信号 6.3. エラー訂正信号 6.4. 単方向信号 6.5. Avalon® Memory-Mappedインターフェイスのプログラミング信号 6.6. Avalon® ストリーミングのデータ・インターフェイス 6.7. Avalon® ストリーミング・フロー制御信号 6.8. Avalon® ストリーミング・ステータス・インターフェイス 6.9. PHY側インターフェイス 6.10. IEEE 1588v2インターフェイス
6.6. Avalon® ストリーミングのデータ・インターフェイス x
6.6.1. Avalon® ストリーミングTXデータ・インターフェイスの信号 6.6.2. Avalon® ストリーミングRXデータ・インターフェイスの信号 6.6.3. Avalon® ストリーミング・データ・インターフェイスのクロック
6.8. Avalon® ストリーミング・ステータス・インターフェイス x
6.8.1. Avalon® ストリーミング・インターフェイスのTXステータス信号 6.8.2. Avalon® ストリーミングのRXステータス信号
6.9. PHY側インターフェイス x
6.9.1. XGMII TX信号 6.9.2. XGMII RX信号 6.9.3. GMII TX信号 6.9.4. GMII RX信号 6.9.5. MII TX信号 6.9.6. MII RX信号
6.10. IEEE 1588v2インターフェイス x
6.10.1. IEEE 1588v2 Egress TX信号 6.10.2. IEEE 1588v2 Ingress RX信号 6.10.3. IEEE 1588v2インターフェイスのクロック
1. LL Ethernet 10G MACについて
2. はじめに
3. LL Ethernet 10G MAC Intel® FPGA IPのデザイン例
4. 機能の説明
5. コンフィグレーション・レジスター
6. インターフェイス信号
7. Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド・アーカイブ
8. Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイドの改訂履歴

5.11. Statisticsレジスター

プリフィクス tx_ 付きの統計情報カウンターでは、TXデータパス上の統計情報を収集します。プリフィクス rx_ では、RXデータパス上の統計情報を収集します。カウンターが収集するのは、次のフレームの統計情報です。

  • 良好なフレーム - 有効なフレーム長のエラーのないフレーム
  • エラーフレーム - エラーを含むフレーム、または無効なフレーム長のフレーム
  • 無効なフレーム - MAC IPコアまたはその現在のコンフィグレーションでサポートされていないフレーム。例えば、MACがすべてのユニキャスト・フレームを受信するようにコンフィグレーションされている場合、アドレス・フィルタリングがディスエーブルになっているため、ユニキャスト・フレームは有効と見なされます。MACでは無効なフレームをドロップします。

ほとんどの統計情報カウンターは36ビット幅で、2つのオフセットを占有します。ユーザー・アプリケーションは、最初に下位32ビットを読み出した後に、上位4ビットを読み出す必要があります。

  • カウンターの下位32ビットが最初のオフセットを占有します。
  • カウンターの上位4ビットは、2番目のオフセットでビット3:0を占有します。
  • 2番目のオフセットのビット31:5は予約済みです。

統計情報カウンターを使用するときは、次のガイドラインを考慮してください。

  • MAC IPコアが連続してアンダーサイズ・フレームを送受信する場合、メモリーベースの統計情報カウンターは正確でない場合があります。TXデータパス上では、この状況を回避するためにパディングをイネーブルできます。アンダーサイズ・フレームは、64バイト未満のフレームです。
  • TXおよびRXデータパスのリセットが進行中の場合は、統計情報カウンターにアクセスしないでください。これを行うと、予測できない結果につながる可能性があります。

表 34.  TXおよびRX Statisticsレジスター
ワードオフセット レジスター名 説明 アクセス HWリセット値
0x0140 tx_stats_clr
  • ビット0: このレジスターを1に設定して、すべてのTX統計情報カウンターをクリアします。すべてのカウンターがクリアされると、IPコアはこのビットをクリアします。
  • ビット31:1 - 予約済み
 RWC 0x0
0x01C0 rx_stats_clr
  • ビット0: このレジスターを1に設定して、すべてのRX統計情報カウンターをクリアします。すべてのカウンターがクリアされると、IPコアはこのビットをクリアします。
  • ビット31:1 - 予約済み
 RWC 0x0
0x0142 tx_stats_framesOK 36ビットの統計情報カウンター。制御フレームを含む、正常に受信または送信されたフレーム数を収集します。 RO 0x0
0x0143
0x01C2 rx_stats_framesOK
0x01C3
0x0144 tx_stats_framesErr 36ビットの統計情報カウンター。制御フレームを含む、エラーで受信または送信されたフレーム数を収集します。 RO 0x0
0x0145
0x01C4 rx_stats_framesErr
0x01C5
0x01C6 rx_stats_framesCRCErr 36ビットの統計情報カウンター。CRCエラーのあるRXフレーム数を収集します。 RO 0x0
0x01C7
0x0148 tx_stats_octetsOK 64ビットの統計情報カウンター。制御フレームのバイトを含むペイロード長を収集します。ペイロード長は、受信または送信されたデータとパディングバイトの数です。tx_vlan_detection[0] または rx_vlan_detection[0] レジスタービットが1に設定されている場合、VLANタグおよびスタックVLANタグは、それぞれTXペイロードまたはRXペイロードの一部としてカウントされます。 RO 0x0
0x0149
0x01C8 rx_stats_octetsOK
0x01C9
0x014A tx_stats_pauseMACCtrl_Frames 36ビットの統計情報カウンター。受信または送信された有効な一時停止フレーム数を収集します。 RO 0x0
0x014B
0x01CA rx_stats_pauseMACCtrl_Frames
0x01CB
0x014C tx_stats_ifErrors 36ビットの統計情報カウンター。無効かつエラーで受信または送信されたフレーム数を収集します。 RO 0x0
0x014D
0x01CC rx_stats_ifErrors
0x01CD
0x014E tx_stats_unicast_FramesOK 36ビットの統計情報カウンター。制御フレームを除く、受信または送信された正常なユニキャスト・フレーム数を収集します。 RO 0x0
0x014F
0x01CE rx_stats_unicast_FramesOK
0x01CF
0x0150 tx_stats_unicast_FramesErr 36ビットの統計情報カウンター。制御フレームを除く、エラーで受信または送信されたユニキャスト・フレーム数を収集します。 RO 0x0
0x0151
0x01D0 rx_stats_unicast_FramesErr
0x01D1
0x0152 tx_stats_multicast_FramesOK 36ビットの統計情報カウンター。制御フレームを除く、受信または送信された正常なマルチキャスト・フレーム数を収集します。 RO 0x0
0x0153
0x01D2 rx_stats_multicast_FramesOK
0x01D3
0x0154 tx_stats_multicast_FramesErr 36ビットの統計情報カウンター。制御フレームを除く、エラーで受信または送信されたマルチキャスト・フレーム数を収集します。 RO 0x0
0x0155
0x01D4 rx_stats_multicast_FramesErr
0x01D5
0x0156 tx_stats_broadcast_FramesOK 36ビットの統計情報カウンター。制御フレームを除く、受信または送信された正常なブロードキャスト・フレーム数を収集します。 RO 0x0
0x0157
0x01D6 rx_stats_broadcast_FramesOK
0x01D7
0x0158 tx_stats_broadcast_FramesErr 36ビットの統計情報カウンター。制御フレームを除く、エラーで受信または送信されたブロードキャスト・フレーム数を収集します。 RO 0x0
0x0159
0x01D8 rx_stats_broadcast_FramesErr
0x01D9
0x015A tx_stats_etherStatsOctets 64ビットの統計情報カウンター。受信または送信されたオクテットの総数を収集します。このカウントには、正常なフレーム、エラーのあるフレーム、および無効なフレームが含まれます。 RO 0x0
0x015B
0x01DA rx_stats_etherStatsOctets
0x01DB
0x015C tx_stats_etherStatsPkts 36ビットの統計情報カウンター。受信または送信された正常なフレーム、エラーのあるフレーム、および無効なフレームの総数を収集します。 RO 0x0
0x015D
0x01DC rx_stats_etherStatsPkts
0x01DD
0x015E tx_stats_etherStatsUndersizePkts 36ビットの統計情報カウンター。アンダーサイズのTXまたはRXフレーム数を収集します。 RO 0x0
0x015F
0x01DE rx_stats_etherStatsUndersizePkts
0x01DF
0x0160 tx_stats_etherStatsOversizePkts 36ビットの統計情報カウンター。指定された最大フレーム長を超える長さのTXまたはRXフレーム数を収集します。 RO 0x0
0x0161
0x01E0 rx_stats_etherStatsOversizePkts
0x01E1
0x0162 tx_stats_etherStatsPkts64Octets 36ビットの統計情報カウンター。CRCフィールドを含み、プリアンブルおよびSFDバイトを除く、64バイトのTXまたはRXフレーム数を収集します。このカウントには、正常なフレーム、エラーのあるフレーム、および無効なフレームが含まれます。 RO 0x0
0x0163
0x01E2 rx_stats_etherStatsPkts64Octets
0x01E3
0x0164 tx_stats_etherStatsPkts65to127Octets 36ビットの統計情報カウンター。CRCフィールドを含み、プリアンブルおよびSFDバイトを除く、65から127バイトの間の長さのTXまたはRXフレーム数を収集します。このカウントには、正常なフレーム、エラーのあるフレーム、および無効なフレームが含まれます。 RO 0x0
0x0165
0x01E4 rx_stats_etherStatsPkts65to127Octets
0x01E5
0x0166 tx_stats_etherStatsPkts128to255Octets 36ビットの統計情報カウンター。CRCフィールドを含み、プリアンブルおよびSFDバイトを除く、128から255バイトの間の長さのTXまたはRXフレーム数を収集します。このカウントには、正常なフレーム、エラーのあるフレーム、および無効なフレームが含まれます。 RO 0x0
0x0167
0x01E6 rx_stats_etherStatsPkts128to255Octets
0x01E7
0x0168 tx_stats_etherStatsPkts256to511Octets 36ビットの統計情報カウンター。CRCフィールドを含み、プリアンブルおよびSFDバイトを除く、256から511バイトの間の長さのTXまたはRXフレーム数を収集します。このカウントには、正常なフレーム、エラーのあるフレーム、および無効なフレームが含まれます。 RO 0x0
0x0169
0x01E8 rx_stats_etherStatsPkts256to511Octets
0x01E9
0x016A tx_stats_etherStatsPkts512to1023Octets 36ビットの統計情報カウンター。CRCフィールドを含み、プリアンブルおよびSFDバイトを除く、512から1,023バイトの間の長さのTXまたはRXフレーム数を収集します。このカウントには、正常なフレーム、エラーのあるフレーム、および無効なフレームが含まれます。 RO 0x0
0x016B
0x01EA rx_stats_etherStatsPkts512to1023Octets
0x01EB
0x016C tx_stats_etherStatPkts1024to1518Octets 36ビットの統計情報カウンター。CRCフィールドを含み、プリアンブルおよびSFDバイトを除く、1,024から1,518バイトの間の長さのTXまたはRXフレーム数を収集します。このカウントには、正常なフレーム、エラーのあるフレーム、および無効なフレームが含まれます。 RO 0x0
0x016D
0x01EC rx_stats_etherStatPkts1024to1518Octets
0x01ED
0x016E tx_stats_etherStatsPkts1519toXOctets 36ビット統計情報カウンター。CRCフィールドを含み、プリアンブルおよびSFDバイトを除く、1,519バイトの長さのTXまたはRXフレーム数を収集します。このカウントには、正常なフレーム、エラーのあるフレーム、および無効なフレームが含まれます。 RO 0x0
0x016F
0x01EE rx_stats_etherStatsPkts1519toXOctets
0x01EF
0x01F0 rx_stats_etherStatsFragments 36ビットの統計情報カウンター。長さが64バイト未満かつCRCエラーのあるRXフレームの総数を収集します。MACはこれらのフレームをドロップしません。 RO 0x0
0x01F1
0x01F2 rx_stats_etherStatsJabbers 36ビットの統計情報カウンター。CRCエラーのあるオーバーサイズのRXフレーム数を収集します。MACはこれらのフレームをドロップしません。 RO 0x0
0x01F3
0x01F4 rx_stats_etherStatsCRCErr 36ビットの統計情報カウンター。CRCエラーのあるRXフレーム数を収集します。長さは64からレジスターで指定された最大フレーム長までです。MACはこれらのフレームをドロップしません。 RO 0x0
0x01F5
0x0176 tx_stats_unicastMACCtrlFrames 36ビットの統計情報カウンター。有効なTXまたはRXのユニキャスト制御フレーム数を収集します。 RO 0x0
0x0177
0x01F6 rx_stats_unicastMACCtrlFrames
0x01F7
0x0178 tx_stats_multicastMACCtrlFrames 36ビットの統計情報カウンター。有効なTXまたはRXのマルチキャスト制御フレーム数を収集します。 RO 0x0
0x0179
0x01F8 rx_stats_multicastMACCtrlFrames
0x01F9
0x017A tx_stats_broadcastMACCtrlFrames 36ビットの統計情報カウンター。有効なTXまたはRXのブロードキャスト制御フレーム数を収集します。 RO 0x0
0x017B
0x01FA rx_stats_broadcastMACCtrlFrames
0x01FB
0x017C tx_stats_PFCMACCtrlFrames 36ビットの統計情報カウンター。有効なTXまたはRX PFCのフレーム数を収集します。 RO 0x0
0x017D
0x01FC rx_stats_PFCMACCtrlFrames
0x01FD
レベル 2 の表題