Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

4.5.8. RXのタイミング図

図 22. CRC除去がイネーブルになっている通常のフレームの連続送信次の図で示しているのは、CRC除去がイネーブルになっている通常のフレームの連続受信です。


図 23. プリアンブル・パススルー・モードがイネーブルになっている通常のフレームの連続送信次の図で示しているのは、プリアンブル・パススルー・モードとパディングバイトおよびCRC除去がイネーブルになっている通常のフレームの連続受信です。