Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

4.7. リセットの要件

MAC IPコアは、次のリセットドメインで構成されています。

  • CSRリセット - グローバルリセット、
  • MAC TXリセット、および、
  • MAC RXリセット

これらのリセットは非同期イベントです。MACまたはその一部がリセットされると、ユーザー・アプリケーションは、MACインターフェイス信号のステートに対する非同期変更の可能性を管理する必要があります。MACは、リセットシーケンスの保証はしません。インテルでは、CSRリセット、およびTXデータパスとRXデータパスをそれぞれリセットするためには、次の図と表に示すシーケンスをお勧めします。

図 25. CSRリセット
表 17.  TXデータパスとRXデータパスのリセット
番号 ステージ 手順
1 進行中のデータ転送がないことを確認
  1. tx_packet_control[0] ビットを1に設定して、TXデータパスをディスエーブルします。RXデータパスをディスエーブルするための rx_transfer_control[0] ビットです。
  2. tx_transfer_status[8] ビットの値が0であることを確認して、TXデータ転送が進行中でないことを確認します。RXパスの rx_transfer_status[8] ビットです。または、しばらくの間待機します。
2 リセットをトリガー
  1. それぞれのTXクロックとRXクロックが安定していることを確認します。
  2. tx_rst_n 信号または rx_rst_n 信号をアサートして、MAC TXまたはMAC RXをそれぞれリセットします。mac_reset_control[0] ビットまたは mac_reset_control[8] ビットを1に設定して、MAC TXまたはMAC RXをそれぞれリセットすることにより、リセットをトリガーすることもできます。
  3. リセット信号を少なくとも3クロックサイクルの間アクティブに保持します。
3 リセットを停止
  1. クロックが安定している場合にのみ、リセット信号を解除してください。
  2. リセットが完全に完了するまで、少なくとも500 ns待ちます。
  3. 統計情報カウンターをクリアします。
4 データ転送を再開
  1. tx_packet_control[0] ビットをクリアして、TXデータパスをイネーブルします。RXデータパスをディスエーブルするための rx_transfer_control[0] ビットです。
注: リセット中は、avalon_st_tx_ready 信号の値は0または1になります。