Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

5.9. Timestampレジスター

TXおよびRXタイムスタンプ・レジスターは、Enable time stampingパラメーターをオンにすると使用可能になります。それ以外の場合、これらのレジスターは予約済みになっています。
表 29.  Timestampレジスター
ワードオフセット レジスター名 説明 アクセス HWリセット値
0x0100 tx_period_10G 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでのタイムスタンプ調整用のクロック周期を指定します。MAC IPコアでは、このレジスターの値に、実際のタイムスタンプとXGMIIバスを分離するステージ数を乗算します。
  • ビット0から15 - 小数ナノ秒単位の周期
  • ビット16から19 - ナノ秒単位の周期
  • ビット20から31 - 予約済み。これらのビットを0に設定します。
312.5 MHzクロックのデフォルト値は、3.2 nsです。MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。
RW 0x33333
0x0102 tx_fns_adjustment_10G 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでの静的タイミング調整 (小数ナノ秒単位) です。
  • ビット0から15 - 小数ナノ秒単位の調整期間
  • ビット16から31 - 予約済み。これらのビットを0に設定します。

MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

タイミング調整の計算については、関連リンクを参照してください。

RW 0x0
0x0104 tx_ns_adjustment_10G 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでの静的タイミング調整 (ナノ秒単位) です。
  • ビット0から15 - ナノ秒単位の調整期間
  • ビット16から31 - 予約済み。これらのビットを0に設定します。

MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

タイミング調整の計算については、関連リンクを参照してください。

RW 0x0
0x0108 tx_period_mult_speed 10M/100M/1G動作のデータパスでのタイムスタンプ調整用のクロック周期を指定します。MAC IPコアでは、このレジスターの値に、実際のタイムスタンプとGMII/MIIバスを分離するステージ数を乗算します。
  • ビット0から15 - 小数ナノ秒単位の周期
  • ビット16から19 - ナノ秒単位の周期
  • ビット20から31 - 予約済み。これらのビットを0に設定します。

125 MHzクロックのデフォルト値は、8 nsです。MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

IPコアは、1G/2.5Gコンフィグレーションのクロック周期を自動的に設定します。1Gの場合、クロック周期は62.5 MHzクロックでは16 nsに設定されます。2.5Gの場合、クロック周期は156.25 MHzクロックでは6.4 nsです。

RW 0x80000
0x0120 rx_period_10G 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでのタイムスタンプ調整用のクロック周期を指定します。MAC IPコアでは、このレジスターの値に、実際のタイムスタンプとXGMIIバスを分離するステージ数を乗算します。
  • ビット0から15 - 小数ナノ秒単位の周期
  • ビット16から19 - ナノ秒単位の周期
  • ビット20から31 - 予約済み。これらのビットを0に設定します。
312.5 MHzクロックのデフォルト値は、3.2 nsです。MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。
RW 0x33333
0x0122 rx_fns_adjustment_10G 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでの静的タイミング調整 (小数ナノ秒単位) です。
  • ビット0から15 - 小数ナノ秒単位の調整期間
  • ビット16から31 - 予約済み。これらのビットを0に設定します。

MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

タイミング調整の計算については、関連リンクを参照してください。

RW 0x0
0x0124 rx_ns_adjustment_10G 10Gおよび10M/100M/1G/2.5G/5G/10G (USXGMII) 動作のデータパスでの静的タイミング調整 (ナノ秒単位) です。
  • ビット0から15 - ナノ秒単位の調整期間
  • ビット16から31 - 予約済み。これらのビットを0に設定します。

MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

タイミング調整の計算については、関連リンクを参照してください。

RW 0x0
0x0128 rx_period_mult_speed 10M/100M/1G動作のデータパスでのタイムスタンプ調整用のクロック周期を指定します。MAC IPコアでは、このレジスターの値に、実際のタイムスタンプとGMII/MIIバスを分離するステージ数を乗算します。
  • ビット0から15 - 小数ナノ秒単位の周期
  • ビット16から19 - ナノ秒単位の周期
  • ビット20から31 - 予約済み。これらのビットを0に設定します。

125 MHzクロックのデフォルト値は、8 nsです。MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

IPコアは、1G/2.5Gコンフィグレーションのクロック周期を自動的に設定します。1Gの場合、クロック周期は62.5 MHzクロックでは16 nsに設定されます。2.5Gの場合、クロック周期は156.25 MHzクロックでは6.4 nsです。

RW 0x80000
0x10A tx_fns_adjustment_mult_speed 10M/100M/1G/2.5G動作のデータパスでの静的タイミング調整 (小数ナノ秒単位) です。
  • ビット0から15 - 小数ナノ秒単位の調整期間
  • ビット16から31 - 予約済み。これらのビットを0に設定します。

MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

タイミング調整の計算については、関連リンクを参照してください。

RW 0x0
0x10C tx_ns_adjustment_mult_speed 10M/100M/1G/2.5G動作のデータパスでの静的タイミング調整 (ナノ秒単位) です。
  • ビット0から15 - ナノ秒単位の調整期間
  • ビット16から31 - 予約済み。これらのビットを0に設定します。

MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

タイミング調整の計算については、関連リンクを参照してください。

RW 0x0
0x12A rx_fns_adjustment_mult_speed 10M/100M/1G/2.5G動作のデータパスでの静的タイミング調整 (小数ナノ秒単位) です。
  • ビット0から15 - 小数ナノ秒単位の調整期間
  • ビット16から31 - 予約済み。これらのビットを0に設定します。

MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

タイミング調整の計算については、関連リンクを参照してください。

RW 0x0
0x12C rx_ns_adjustment_mult_speed 10M/100M/1G/2.5G動作のデータパスでの静的タイミング調整 (ナノ秒単位) です。
  • ビット0から15 - ナノ秒単位の調整期間
  • ビット16から31 - 予約済み。これらのビットを0に設定します。

MAC IPコアの動作をイネーブルする前に、このレジスターをコンフィグレーションしてください。

タイミング調整の計算については、関連リンクを参照してください。

RW 0x0
0x110 tx_asymmetry 算術演算の非対称値と方向を指定します。
  • ビット0から16 - 非対称値
  • ビット17 — 方向
    • 0に設定 - 非対称値を訂正フィールド (CF) に加算します。
    • 1に設定 - 非対称値をCFから減算します。
  • ビット18 - ビットをイネーブルします。
RW 0x0
0x112 tx_p2p

meanPathDelay の算術演算の方向を指定します。

  • ビット0 — 方向
    • 0に設定 - meanPathDelay 値をCFに加算します。
    • 1に設定 - meanPathDelay 値をCFから減算します。
  • ビット1から30 - 予約済み
RW 0x0
0x114 tx_cf_err_stat
  • ビット0 - エラー・ステータス・ビット。入力訂正フィールドが絶対最大値の64’h7FF_FFFF_FFFF_FFFFと等しいことを示します。
  • ビット0から15 - 予約済み
  • ビット16 - エラー・ステータス・ビット。出力訂正フィールドが絶対最大値の64’h7FFF_FFFF_FFFF_FFFF以上であることを示します。
  • ビット17 - エラー・ステータス・ビット。滞留時間が4秒以上であることを示します。
  • ビット18 - エラー・ステータス・ビット。滞留時間が負の値であることを示します。
  • ビット19から31 - 予約済み
RW1C 0x0
0x12E rx_p2p_mpd_ns

meanPathDelay は有効で、ns単位での値です。

ピアツーピア・メカニズムは、各入力ポートに meanPathDelay を提供します。これは、パケットが出力ポートに送信される前に、Syncパケットの訂正フィールドに追加する必要があります。したがって、出力ポートは、入力ポートの「meanPathDelay」のいずれかを追加する可能性があります。出力ポートに追加される値は、Syncパケットが到着した入力ポートに対応している必要があります。

  • ビット30 - meanPathDelay が有効であることを示します。
  • ビット0から29 - ナノ秒単位の meanPathDelay
  • ビット31 - 予約済み
RW 0x0
0x130 rx_p2p_mpd_fns
  • ビット0から15 - 小数ナノ秒単位の meanPathDelay
  • ビット16から31 - 予約済み
RW 0x0