Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

2.10.3. PLLクロックのジッター

ジッターを最小限に抑えるために、アドバンスト送信 (ATX) PLLとフラクショナルPLL (fPLL) は、リファレンス・クロック・ネットワークを経由せずに、リファレンス・クロック・バッファーから直接入力リファレンス・クロックを供給することができます。デバイスに正しく配置するには、デザインに位置の制約が追加されていることを確認する必要があります。