Low Latency Ethernet 10G MAC Intel® FPGA IPユーザーガイド

ID 683426
日付 8/23/2021
Public
ドキュメント目次

4.1. アーキテクチャー

LL Ethernet 10G MAC Intel® FPGA IPコアは、MACレシーバー (MAC RX)、MACトランスミッター(MAC TX)、コンフィグレーション・レジスターおよびステータス・レジスター、クロックおよびリセットのブロックで構成されています。

図 8. LL Ethernet 10G MACのブロック図