インテルのみ表示可能 — GUID: bhc1395127625958
Ixiasoft
2.1. インテルFPGA IPコアの紹介
2.2. Intel® FPGA IPコアのインストールとライセンス取得
2.3. IPコアのパラメーターとオプションの指定 ( インテル® Quartus® Primeプロ・エディション)
2.4. IPコア生成の出力 (インテルQuartus Primeプロ・エディション)
2.5. インテルIPコア用に生成されるファイル (従来のパラメーター・エディター)
2.6. インテルFPGA IPコアのシミュレーション
2.7. デザイン階層と一致するSignal Tapデバッグファイルの作成
2.8. LL Ethernet 10G MAC Intel® FPGA IPコアのパラメーター設定
2.9. LL Ethernet 10G MAC Intel® FPGA IPコアのアップグレード
2.10. LL Ethernet 10G MAC Intel® FPGA IPコアのデザインの考慮事項
インテルのみ表示可能 — GUID: bhc1395127625958
Ixiasoft
4.4.1. バイト挿入のパディング
デフォルトでは、MAC TXはパディングバイト (0x00) をTXフレームに挿入して、次の最小ペイロード長を満たします。
- 46バイト (基本フレームの場合)
- 42バイト (VLANタグ付きフレームの場合)
- 38バイト (スタックVLANタグ付きフレームの場合)
パディングバイト挿入がイネーブルになっている場合は、CRC-32の挿入がイネーブルになっていることを確認してください。
tx_pad_control レジスターを0に設定することで、パディングバイトの挿入をディスエーブルできます。ディスエーブルすると、MAC IPコアはパディングなしでフレームをPHY側インターフェイスに転送します。最小ペイロード長が満たされていることを確認してください。そうしないと、現在のフレームが破損する可能性があります。収集された統計情報を参照することで、アンダーサイズ・フレームを確認できます。