インテルのみ表示可能 — GUID: twz1550537325203
Ixiasoft
1. Intel Agilex® 7 FシリーズおよびIシリーズ汎用I/Oの概要
2. Intel Agilex® 7 FシリーズおよびIシリーズのGPIOバンク
3. Intel Agilex® 7 FシリーズおよびIシリーズのHPS I/Oバンク
4. Intel Agilex® 7 FシリーズおよびIシリーズのSDM I/Oバンク
5. Intel Agilex® 7 FシリーズおよびIシリーズI/Oトラブルシューティングのガイドライン
6. Intel Agilex® 7 FシリーズおよびIシリーズ汎用I/OのIP
7. プログラマブルI/O機能の説明
8. Intel Agilex® 7汎用I/Oユーザーガイド: FシリーズおよびIシリーズに関連するドキュメント
9. Intel Agilex® 7汎用I/Oユーザーガイド: FシリーズおよびIシリーズの改訂履歴
2.5.1. VREFソースと VREF ピン
2.5.2. VCCIO_PIO電圧に基づくI/O規格の実装
2.5.3. OCTキャリブレーション・ブロック要件
2.5.4. I/Oピンの配置要件
2.5.5. I/O規格の選択とI/Oバンク供給の互換性チェック
2.5.6. 同時スイッチング・ノイズ
2.5.7. 特別なピンの要件
2.5.8. 外部メモリー・インターフェイスのピン配置要件
2.5.9. HPS共有I/Oの要件
2.5.10. クロッキング要件
2.5.11. SDM共有I/Oの要件
2.5.12. 未使用ピン
2.5.13. 未使用のGPIOバンクの電圧設定
2.5.14. 電源シーケンス中のGPIOピン
2.5.15. GPIO入力ピンのドライブ強度の要件
2.5.16. 最大DC電流制限
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
2.5.18. Avalon® Streamingインターフェイス・コンフィグレーション・スキームのGPIOピン
2.5.19. I/Oレーンあたりの最大真の差動信号のレシーバーペア
インテルのみ表示可能 — GUID: twz1550537325203
Ixiasoft
2.5.1. VREFソースと VREF ピン
これらの VREF ピンのガイドラインを考慮してください。
- FシリーズおよびIシリーズ・デバイスでは、内部および外部のVREFソースをサポートします。
- すべてのI/Oバンクに外部 VREF ピンがあり、同じバンク内のすべてのI/Oに1つの外部VREFソースを提供します。
- バンク内の各I/Oレーンには、独自の内部VREFジェネレーターもあります。各I/Oレーンを個別にコンフィグレーションして、その内部VREFまたはI/Oバンクの外部VREFソースを使用できます。同じI/OレーンのすべてのI/Oピンは、同じVREFソースを使用します。
- 内部VREFは、外部メモリー・インターフェイスでのみサポートされます。
- キャリブレーションありの内部VREFを使用して、POD12 I/O規格を使用するDDR4をサポートできます。同じI/OレーンでPOD12 I/O規格をその他の電圧リファレンス形式のI/O規格と混合することはできません。
- VREF ピン付近に、入力、出力、または双方向ピンの任意の組み合わせを配置できます。VREF ピンの配置制限はありません。
- VREF ピンは、電圧リファレンス形式のシングルエンドI/O規格専用です。VREF ピンをユーザーI/Oとして使用することはできません。
- 未使用の VREF ピンを GND に接続します。
VREF ピンのリーク電流は通常0.15 uAで、最大8 uAになる可能性があります。