インテルのみ表示可能 — GUID: sam1412835928039
Ixiasoft
1. Intel Agilex® 7 FシリーズおよびIシリーズ汎用I/Oの概要
2. Intel Agilex® 7 FシリーズおよびIシリーズのGPIOバンク
3. Intel Agilex® 7 FシリーズおよびIシリーズのHPS I/Oバンク
4. Intel Agilex® 7 FシリーズおよびIシリーズのSDM I/Oバンク
5. Intel Agilex® 7 FシリーズおよびIシリーズI/Oトラブルシューティングのガイドライン
6. Intel Agilex® 7 FシリーズおよびIシリーズ汎用I/OのIP
7. プログラマブルI/O機能の説明
8. Intel Agilex® 7汎用I/Oユーザーガイド: FシリーズおよびIシリーズに関連するドキュメント
9. Intel Agilex® 7汎用I/Oユーザーガイド: FシリーズおよびIシリーズの改訂履歴
2.5.1. VREFソースと VREF ピン
2.5.2. VCCIO_PIO電圧に基づくI/O規格の実装
2.5.3. OCTキャリブレーション・ブロック要件
2.5.4. I/Oピンの配置要件
2.5.5. I/O規格の選択とI/Oバンク供給の互換性チェック
2.5.6. 同時スイッチング・ノイズ
2.5.7. 特別なピンの要件
2.5.8. 外部メモリー・インターフェイスのピン配置要件
2.5.9. HPS共有I/Oの要件
2.5.10. クロッキング要件
2.5.11. SDM共有I/Oの要件
2.5.12. 未使用ピン
2.5.13. 未使用のGPIOバンクの電圧設定
2.5.14. 電源シーケンス中のGPIOピン
2.5.15. GPIO入力ピンのドライブ強度の要件
2.5.16. 最大DC電流制限
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
2.5.18. Avalon® Streamingインターフェイス・コンフィグレーション・スキームのGPIOピン
2.5.19. I/Oレーンあたりの最大真の差動信号のレシーバーペア
インテルのみ表示可能 — GUID: sam1412835928039
Ixiasoft
6.1.8.2. GPIO Intel® FPGA IPシミュレーションのデザイン例
シミュレーションのデザイン例では、GPIO IPパラメーター設定を使用して、シミュレーション・ドライバーに接続されたIPインスタンスを構築します。ドライバーはランダムなトラフィックを生成し、送信データの正当性を内部的にチェックします。
デザイン例を使用して、シミュレーションを実行できます。これは、使用するシミュレーターに応じて単一のコマンドを使用することによって行います。このシミュレーションは、GPIO IPの使用方法を示しています。
デザイン例の生成と使用
Verilogシミュレーター向けにソースファイルからシミュレーションのデザイン例を生成するには、デザイン例のディレクトリーで次のコマンドを実行します。
quartus_sh -t make_sim_design.tcl
VHDLシミュレーター向けにソースファイルからシミュレーションのデザイン例を生成するには、デザイン例のディレクトリーで次のコマンドを実行します。
quartus_sh -t make_sim_design.tcl VHDL
TCLスクリプトでは、サポートされているシミュレーション・ツールごとに1つずつ、サブディレクトリーを含む sim ディレクトリーを作成します。各シミュレーション・ツールのスクリプトは、対応するディレクトリーにあります。