インテルのみ表示可能 — GUID: qxi1551188817308
Ixiasoft
1. Intel Agilex® 7 FシリーズおよびIシリーズ汎用I/Oの概要
2. Intel Agilex® 7 FシリーズおよびIシリーズのGPIOバンク
3. Intel Agilex® 7 FシリーズおよびIシリーズのHPS I/Oバンク
4. Intel Agilex® 7 FシリーズおよびIシリーズのSDM I/Oバンク
5. Intel Agilex® 7 FシリーズおよびIシリーズI/Oトラブルシューティングのガイドライン
6. Intel Agilex® 7 FシリーズおよびIシリーズ汎用I/OのIP
7. プログラマブルI/O機能の説明
8. Intel Agilex® 7汎用I/Oユーザーガイド: FシリーズおよびIシリーズに関連するドキュメント
9. Intel Agilex® 7汎用I/Oユーザーガイド: FシリーズおよびIシリーズの改訂履歴
2.5.1. VREFソースと VREF ピン
2.5.2. VCCIO_PIO電圧に基づくI/O規格の実装
2.5.3. OCTキャリブレーション・ブロック要件
2.5.4. I/Oピンの配置要件
2.5.5. I/O規格の選択とI/Oバンク供給の互換性チェック
2.5.6. 同時スイッチング・ノイズ
2.5.7. 特別なピンの要件
2.5.8. 外部メモリー・インターフェイスのピン配置要件
2.5.9. HPS共有I/Oの要件
2.5.10. クロッキング要件
2.5.11. SDM共有I/Oの要件
2.5.12. 未使用ピン
2.5.13. 未使用のGPIOバンクの電圧設定
2.5.14. 電源シーケンス中のGPIOピン
2.5.15. GPIO入力ピンのドライブ強度の要件
2.5.16. 最大DC電流制限
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
1.2 V LVCMOS I/O規格の電圧振幅の計算
1.2 V電圧リファレンス形式I/O規格の電圧振幅の計算
2.5.18. Avalon® Streamingインターフェイス・コンフィグレーション・スキームのGPIOピン
2.5.19. I/Oレーンあたりの最大真の差動信号のレシーバーペア
インテルのみ表示可能 — GUID: qxi1551188817308
Ixiasoft
2.5.17. 1.2 V I/Oインターフェイスの電圧レベルの互換性
FシリーズおよびIシリーズ 1.2 V出力とダウンストリーム・デバイス間の電気信号レベルの互換性を評価します。1.2 V出力バッファーのVOH およびVOL 電圧が、ダウンストリーム・デバイスの受信バッファーのVIH およびVIL 仕様に準拠していることを確認してください。
1.2 V LVCMOS I/O規格の電圧振幅の計算
1.2 V LVCMOS I/O規格を使用する場合、出力信号は、外部プルアップまたはプルダウン・コンポーネントのない無損失伝送ラインで、0 Vから1.2 Vまで振幅します。ダウンストリーム接続デバイスのVIH またはVIL 許容値が、これらの条件を満たせることを確認してください。
1.2 V電圧リファレンス形式I/O規格の電圧振幅の計算
1.2 Vの電圧リファレンス形式のI/O規格を使用する場合、出力信号の振幅は、外部ボード終端またはレシーバーの内部終端に依存します。
図 20. VCCIO_PIO/2へのオンボード50 Ωプルアップ抵抗を備えた40 Ω RS OCTドライバーを使用した終端設定この図では、終端設定の例とそれに相当する回路について示しています。
図 21. 出力バッファーがHIGHに駆動されている等価回路の例出力バッファーがHIGHに駆動されているとき、ピン電圧は分圧器のルールに基づき0.93 Vです。
図 22. 出力バッファーがLOWに駆動されている等価回路の例出力バッファーがLOWに駆動されているとき、ピン電圧は分圧器のルールに基づき0.27 Vです。