Intel Agilex® 7デバイスのプロトコル経由コンフィグレーション (CvP) 実装ユーザーガイド

ID 683763
日付 7/07/2023
Public
ドキュメント目次
ご意見・ご要望

1. 概要

更新対象:
インテル® Quartus® Prime デザインスイート 23.1
この翻訳版は参照用であり、翻訳版と英語版の内容に相違がある場合は、英語版が優先されるものとします。翻訳版は、資料によっては英語版の更新に対応していない場合があります。最新情報につきまし ては、必ず英語版の最新資料をご確認ください。

プロトコル経由コンフィグレーション (CvP) は、 Arria® V Cyclone® V Stratix® V インテル® Arria® 10 インテル® Stratix® 10 インテル® Cyclone® 10 GX、およびインテルAgilex® FPGAでサポートされているコンフィグレーション・スキームです。CvPコンフィグレーション・スキームでは、別々のイメージがペリフェラル・ロジックとコア ロジックに対して作成されます。ペリフェラル・イメージをローカルのコンフィグレーション・デバイスに格納し、コアイメージをホストメモリーに格納することで、システムコストを削減し、独自のコアイメージのセキュリティーが強化することができます。CvPによるインテル® FPGAファブリックのコンフィグレーションは、 PCI Express* ( PCIe* ) リンクを介して行われ、使用できるのは、エンドポイント・バリアントに対してのみです。

このドキュメントでは、 Intel Agilex® 7 FPGAのCvPコンフィグレーション・スキームについて説明します。