インテルのみ表示可能 — GUID: bmv1576617939148
Ixiasoft
2.2.1. CvP Initializationモード
このモードでは、外部コンフィグレーション・デバイスでペリフェラル・イメージを格納し、そのイメージのFPGAへのロードには、Active Serial x4 (Fastモード) コンフィグレーション・スキームを使用します。ホストメモリーではコアイメージを格納し、そのイメージは、 PCIe* リンクを介してFPGAにロードされます。 PCIe* REFCLK が実行された後に、ペリフェラル・イメージを送信する必要があります。
PCIe* の100msのリンクアップ要件を満たしながらペリフェラル・イメージをコンフィグレーションするには、OSC_CLK_1 ピンを25MHz、100MHz、または125MHzに指定し、AS_CLK クロックを166MHzに設定する必要があります。
ペリフェラル・イメージのコンフィグレーションが完了すると、CONF_DONE 信号がHighになり、FPGAによる PCIe* リンク・トレーニングが開始します。 PCIe* リンク・トレーニングが完了すると、 PCIe* リンクは L0 ステートに遷移し、その後ホストによってリンクの PCIe* 列挙を完了できるようになります。次に、 PCIe* ホストにより、コアイメージのコンフィグレーションが PCIe* リンクを介して開始されます。
コアイメージのコンフィグレーションが完了すると、CvP_CONFDONE ピン (イネーブルされている場合) がHighになり、FPGAが完全にコンフィグレーションされたことを示します。
FPGAが完全にコンフィグレーションされると、FPGAはユーザーモードに入ります。INIT_DONE 信号がイネーブルされている場合、INIT_DONE 信号がHighになるのは、初期化が完了し、FPGAがユーザーモードに入った後です。
ユーザーモードの場合、 PCIe* リンクは、一般的な PCIe* アプリケーションで使用可能です。