インテルのみ表示可能 — GUID: rqk1576084287486
Ixiasoft
2.2.2. CvP Updateモード
CvP Updateモードは、リコンフィグレーション・スキームの1つです。CvP Updateモードでは、ホストデバイスによって更新ビットストリームをターゲットのFPGAデバイスへ送信することが可能になります。これは、デバイスがユーザーモードに入った後に行われます。 CvP UpdateモードでのFPGAデバイスの初期化は、完全なコンフィグレーション・イメージを外部ローカル・コンフィグレーション・デバイスからFPGAにロードして実行するか、CvP初期化の後に行います。事前のCvP初期化は、CvPアップデートを実行するための前提条件ではありません。
ユーザーモードで PCIe* リンクは、通常の PCIe* アプリケーションで使用できます。CvP PCIe* リンクを使用して、FPGAコアイメージの更新を実行します。FPGAコアイメージの更新を実行するには、ペリフェラル・イメージと同じ接続を持つ1つ以上のFPGAコアイメージを インテル® Quartus® Prime プロ・エディション開発ソフトウェアで作成し ます。
図 2. CvPコアイメージ更新のためのペリフェラル・イメージおよびコアイメージのストレージ配置ペリフェラル・イメージは、異なるコアイメージの更新に対しては変更されません。ペリフェラル・イメージを変更する場合は、新しいペリフェラル・イメージを使用してローカル・コンフィグレーション・デバイスを再プログラミングしてください。
HPSを含む Intel Agilex® 7デザインの場合、FPGAコアイメージの更新を実行するとHPSもリコンフィグレーションされることに注意するのが重要です。更新されたビット・ストリームには、FPGAコアデータとHPSで使用される第1ステージ・ブートローダー (FSBL) の両方が含まれています。