インテルのみ表示可能 — GUID: xsq1576086029739
Ixiasoft
4.2. クローズドシステム用CvPのデザイン
クローズドシステム用にCvPをデザインして、ユーザーが PCIe* リンクの両端を制御する場合は、CvP Initializationモードではペリフェラル・コンフィグレーション時間、またはCvP UpdateモードのFPGAのフル・コンフィグレーション時間を推定します。推定コンフィグレーション時間が、 PCIe* ホストによって許容される時間内であることを確認してください。ドライバーでは、CvP Statusレジスターの USERMODE ビットをポーリングし、FPGAがユーザーモードに入るかどうかを判定できます。
詳細については、インテル® プレミアサポートにお問い合わせください。ID #15013152601を引用してください。