インテルのみ表示可能 — GUID: crj1576086085143
Ixiasoft
4.1.1. FPGA電源ランプ時間要件
オープンシステムでは、デザインがFPGA電源のランプアップ時間要件に準拠していることを確認してください。
パワーオンリセット (POR) 回路により、FPGAは、電源出力が推奨動作範囲になるまでリセット状態に保たれます。PORイベントが発生するのは、FPGAの電源投入時点から、電源装置が最大電源ランプ時間tRAMP 内の推奨動作範囲に達するまでの間です。tRAMP が満たされない場合は、デバイスI/Oピンとプログラミング・レジスターはトライステートのままです。その間は、デバイス・コンフィグレーションが正常に行われないことがあります。
CvPの PCIe* リンクアップ時間を満たすための合計tRAMP は、最初の電源供給ランプアップから最後の電源供給ランプアップまでが10ms未満でなければなりません。MSEL設定でASx4 Fastモードを選択して、POR遅延が最短になるようにしてください。
図 5. FPGA電源供給ランプアップ時間とPOR