インテルのみ表示可能 — GUID: fhp1675138107169
Ixiasoft
3.3.9.3.5. キャッシュメモリーの効果的な使用
キャッシュメモリーによるパフォーマンス向上の効果は、次の条件に基づいています。
- 通常のメモリーはオフチップに配置されており、オンチップメモリーよりもアクセス時間が長くなります。
- パフォーマンスが重要な最大の命令ループは、命令キャッシュよりも小さくなります。
- パフォーマンスが重要なデータの最大ブロックは、データキャッシュよりも小さくなります。
最適なキャッシュのコンフィグレーションは、アプリケーションによって異なりますが、多様なアプリケーションで機能するコンフィグレーションを定義することができます。次の例を参照してください。
- Nios® V/gプロセッサー・システムに高速オンチップメモリーしかなく、低速オフチップメモリーにはアクセスしない場合、命令キャッシュやデータキャッシュによってパフォーマンスが向上することはほとんどありません。
- プログラムのクリティカル・ループが2KBで、命令キャッシュが1KBの場合、命令キャッシュによって実行速度が向上することはありません。この場合、命令キャッシュによってかえってパフォーマンスが低下する場合があります。
キャッシュされたアクセスとキャッシュされていないアクセスが同じキャッシュラインに混在していると、無効なデータ読み出しが発生する可能性があります。例えば、次に示す一連のイベントによりキャッシュの不整合が起こります。
- Nios® Vプロセッサーがデータをキャッシュに書き込み、ダーティー・データ・キャッシュ・ ラインを作成した場合。
- Nios® Vプロセッサーが同じアドレスからデータを読み出したが、キャッシュをバイパスした場合。
キャッシュされたデータアクセスとキャッシュされていないデータアクセスを混在させる必要がある場合は、データキャッシュの対応するラインをフラッシュします。これは、キャッシュされたアクセスの完了後、キャッシュされていないアクセスの実行前に行います。