Nios® Vプロセッサー・リファレンス・マニュアル

ダウンロード PDF
ID 683632
日付 5/26/2023
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. 概要 2. Nios® V/mプロセッサー 3. Nios® V/gプロセッサー 4. Nios Vプロセッサー・リファレンス・マニュアルのアーカイブ 5. Nios® Vプロセッサー・リファレンス・マニュアルの改訂履歴
1. 概要 x
1.1. インテル® Quartus® Prime開発ソフトウェアのサポート
2. Nios® V/mプロセッサー x
2.1. プロセッサーのパフォーマンス・ベンチマーク 2.2. プロセッサーのパイプライン 2.3. プロセッサーのアーキテクチャー 2.4. プログラミング・モデル 2.5. コアの実装
2.3. プロセッサーのアーキテクチャー x
2.3.1. 汎用レジスターファイル 2.3.2. 算術論理演算装置 2.3.3. リセット信号とデバッグ信号 2.3.4. コントロール・ステータス・レジスター 2.3.5. 例外コントローラー 2.3.6. 割り込みコントローラー 2.3.7. メモリーおよびI/Oの構成 2.3.8. RISC-Vベースのデバッグモジュール
2.3.6. 割り込みコントローラー x
2.3.6.1. タイマーおよびソフトウェア割り込みモジュール
2.3.7. メモリーおよびI/Oの構成 x
2.3.7.1. 命令バスおよびデータバス 2.3.7.2. Address Map
2.3.7.1. 命令バスおよびデータバス x
2.3.7.1.1. 命令マネージャー・ポート 2.3.7.1.2. データ・マネージャー・ポート
2.3.8. RISC-Vベースのデバッグモジュール x
2.3.8.1. デバッグモード 2.3.8.2. デバッグモジュールからの停止 2.3.8.3. トリガー 2.3.8.4. デバッグモードの抽象コマンド 2.3.8.5. ハードウェア/ソフトウェア・インターフェイス
2.4. プログラミング・モデル x
2.4.1. 特権レベル 2.4.2. コントロール・ステータス・レジスター (CSR) のマッピング
2.4.1. 特権レベル x
2.4.1.1. マシンモード (Mモード) 2.4.1.2. デバッグモード (Dモード)
2.4.2. コントロール・ステータス・レジスター (CSR) のマッピング x
2.4.2.1. コントロール・ステータス・レジスターのフィールド
2.5. コアの実装 x
2.5.1. 命令セットのリファレンス
3. Nios® V/gプロセッサー x
3.1. プロセッサーのパフォーマンス・ベンチマーク 3.2. プロセッサーのパイプライン 3.3. プロセッサーのアーキテクチャー 3.4. プログラミング・モデル 3.5. コアの実装
3.3. プロセッサーのアーキテクチャー x
3.3.1. 汎用レジスターファイル 3.3.2. 算術論理演算装置 3.3.3. 乗除算ユニット 3.3.4. カスタム命令 3.3.5. リセット信号とデバッグ信号 3.3.6. コントロール・ステータス・レジスター 3.3.7. 例外コントローラー 3.3.8. 割り込みコントローラー 3.3.9. メモリーおよびI/Oの構成 3.3.10. RISC-Vベースのデバッグモジュール
3.3.8. 割り込みコントローラー x
3.3.8.1. タイマーおよびソフトウェア割り込みモジュール
3.3.9. メモリーおよびI/Oの構成 x
3.3.9.1. 命令バスおよびデータバス 3.3.9.2. アドレスマップ 3.3.9.3. キャッシュメモリー
3.3.9.1. 命令バスおよびデータバス x
3.3.9.1.1. 命令マネージャー・ポート 3.3.9.1.2. データ・マネージャー・ポート
3.3.9.3. キャッシュメモリー x
3.3.9.3.1. 命令キャッシュ 3.3.9.3.2. データキャッシュ 3.3.9.3.3. コンフィグレーション可能なキャッシュメモリー 3.3.9.3.4. キャッシュのバイパス (ペリフェラル領域) 3.3.9.3.5. キャッシュメモリーの効果的な使用
3.3.10. RISC-Vベースのデバッグモジュール x
3.3.10.1. デバッグモード 3.3.10.2. デバッグモジュールからの停止 3.3.10.3. トリガー 3.3.10.4. デバッグモードの抽象コマンド 3.3.10.5. ハードウェア/ソフトウェア・インターフェイス
3.4. プログラミング・モデル x
3.4.1. 特権レベル 3.4.2. コントロール・ステータス・レジスター (CSR) のマッピング
3.4.1. 特権レベル x
3.4.1.1. マシンモード (Mモード) 3.4.1.2. デバッグモード (Dモード)
3.4.2. コントロール・ステータス・レジスター (CSR) のマッピング x
3.4.2.1. コントロール・ステータス・レジスターのフィールド
3.5. コアの実装 x
3.5.1. 命令セットのリファレンス
1. 概要
2. Nios® V/mプロセッサー
3. Nios® V/gプロセッサー
4. Nios Vプロセッサー・リファレンス・マニュアルのアーカイブ
5. Nios® Vプロセッサー・リファレンス・マニュアルの改訂履歴

5. Nios® Vプロセッサー・リファレンス・マニュアルの改訂履歴

ドキュメント・バージョン インテル® Quartus® Primeのバージョン 変更内容
2023.05.26 23.1 AN 980: Nios® V Processor Intel Quartus Prime Software Support へのリンクを追加しました。
2023.04.14 23.1
  • Nios® V/mプロセッサーのパフォーマンス・ベンチマーク を更新しました。
  • Nios® V/gプロセッサー のセクションを新たに追加しました。
  • 製品ファミリー名を Intel Agilex® 7に更新しました。
ドキュメント・バージョン インテル® Quartus® Primeのバージョン IPバージョン 変更内容
2022.10.31 22.1std 1.0.0
  • 参考資料を インテル® Quartus® Primeプロ・エディション から インテル® Quartus® Prime に更新し、プロ・エディションとスタンダード・エディションの両方のサポートを示すようにしました。
  • 次の表を追加しました。インテルQuartus Primeスタンダード・エディション向けインテルFPGAデバイスのNios V/mプロセッサーのパフォーマンス・ベンチマーク のプロセッサーのパフォーマンス・ベンチマーク のセクション。
2022.09.26 22.3 22.3.0
  • 次の表の値を更新しました。インテルFPGAデバイスのNios V/mプロセッサーのパフォーマンス・ベンチマーク。
  • リセット信号およびデバッグ信号 の表の新しい信号、タイプ、説明を置き換えました。
  • 例外コントローラー のセクションの例外アドレスを設定する手順を更新しました。
2022.08.01 22.2 21.3.0
  • アーキテクチャーのパフォーマンス の表のパフォーマンス・メトリック値を編集しました。
  • 次のセクションを新たに追加しました。
    • トリガー
    • 一般的なユースケース
  • 次のセクションを編集しました。
    • リセット信号およびデバッグ信号
    • RISC-Vベースのデバッグモジュール
    • デバッグモード
    • デバッグモジュールからの停止
    • コントロール・ステータス・レジスター (CSR) のマッピング
    • コントロール・ステータス・レジスターのフィールド
2022.06.30 22.1 21.2.0 リセット信号とデバッグ信号 のセクションを新たに追加しました。
2022.03.28 21.4 21.1.1 RISC-Vベースのデバッグモジュール のセクションを更新して、 Nios® Vプロセッサーの詳細を記載しました 。
2021.12.13 21.4 21.1.1 IPバージョンと インテル® Quartus® Primeのバージョンを更新しました。
2021.11.15 21.3 21.1.0 次の表を編集しました。プロセッサーのパフォーマンス・ベンチマーク のアーキテクチャーのパフォーマンス。
  • CoreMark からCoreMark/MHz Ratio に変更し、値を0.32148 に更新しました。
2021.10.04 21.3 21.1.0 初版
レベル 2 の表題