Nios® Vプロセッサー・リファレンス・マニュアル

ダウンロード PDF
ID 683632
日付 5/26/2023
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次
ドキュメント目次 x
1. 概要 2. Nios® V/mプロセッサー 3. Nios® V/gプロセッサー 4. Nios Vプロセッサー・リファレンス・マニュアルのアーカイブ 5. Nios® Vプロセッサー・リファレンス・マニュアルの改訂履歴
1. 概要 x
1.1. インテル® Quartus® Prime開発ソフトウェアのサポート
2. Nios® V/mプロセッサー x
2.1. プロセッサーのパフォーマンス・ベンチマーク 2.2. プロセッサーのパイプライン 2.3. プロセッサーのアーキテクチャー 2.4. プログラミング・モデル 2.5. コアの実装
2.3. プロセッサーのアーキテクチャー x
2.3.1. 汎用レジスターファイル 2.3.2. 算術論理演算装置 2.3.3. リセット信号とデバッグ信号 2.3.4. コントロール・ステータス・レジスター 2.3.5. 例外コントローラー 2.3.6. 割り込みコントローラー 2.3.7. メモリーおよびI/Oの構成 2.3.8. RISC-Vベースのデバッグモジュール
2.3.6. 割り込みコントローラー x
2.3.6.1. タイマーおよびソフトウェア割り込みモジュール
2.3.7. メモリーおよびI/Oの構成 x
2.3.7.1. 命令バスおよびデータバス 2.3.7.2. Address Map
2.3.7.1. 命令バスおよびデータバス x
2.3.7.1.1. 命令マネージャー・ポート 2.3.7.1.2. データ・マネージャー・ポート
2.3.8. RISC-Vベースのデバッグモジュール x
2.3.8.1. デバッグモード 2.3.8.2. デバッグモジュールからの停止 2.3.8.3. トリガー 2.3.8.4. デバッグモードの抽象コマンド 2.3.8.5. ハードウェア/ソフトウェア・インターフェイス
2.4. プログラミング・モデル x
2.4.1. 特権レベル 2.4.2. コントロール・ステータス・レジスター (CSR) のマッピング
2.4.1. 特権レベル x
2.4.1.1. マシンモード (Mモード) 2.4.1.2. デバッグモード (Dモード)
2.4.2. コントロール・ステータス・レジスター (CSR) のマッピング x
2.4.2.1. コントロール・ステータス・レジスターのフィールド
2.5. コアの実装 x
2.5.1. 命令セットのリファレンス
3. Nios® V/gプロセッサー x
3.1. プロセッサーのパフォーマンス・ベンチマーク 3.2. プロセッサーのパイプライン 3.3. プロセッサーのアーキテクチャー 3.4. プログラミング・モデル 3.5. コアの実装
3.3. プロセッサーのアーキテクチャー x
3.3.1. 汎用レジスターファイル 3.3.2. 算術論理演算装置 3.3.3. 乗除算ユニット 3.3.4. カスタム命令 3.3.5. リセット信号とデバッグ信号 3.3.6. コントロール・ステータス・レジスター 3.3.7. 例外コントローラー 3.3.8. 割り込みコントローラー 3.3.9. メモリーおよびI/Oの構成 3.3.10. RISC-Vベースのデバッグモジュール
3.3.8. 割り込みコントローラー x
3.3.8.1. タイマーおよびソフトウェア割り込みモジュール
3.3.9. メモリーおよびI/Oの構成 x
3.3.9.1. 命令バスおよびデータバス 3.3.9.2. アドレスマップ 3.3.9.3. キャッシュメモリー
3.3.9.1. 命令バスおよびデータバス x
3.3.9.1.1. 命令マネージャー・ポート 3.3.9.1.2. データ・マネージャー・ポート
3.3.9.3. キャッシュメモリー x
3.3.9.3.1. 命令キャッシュ 3.3.9.3.2. データキャッシュ 3.3.9.3.3. コンフィグレーション可能なキャッシュメモリー 3.3.9.3.4. キャッシュのバイパス (ペリフェラル領域) 3.3.9.3.5. キャッシュメモリーの効果的な使用
3.3.10. RISC-Vベースのデバッグモジュール x
3.3.10.1. デバッグモード 3.3.10.2. デバッグモジュールからの停止 3.3.10.3. トリガー 3.3.10.4. デバッグモードの抽象コマンド 3.3.10.5. ハードウェア/ソフトウェア・インターフェイス
3.4. プログラミング・モデル x
3.4.1. 特権レベル 3.4.2. コントロール・ステータス・レジスター (CSR) のマッピング
3.4.1. 特権レベル x
3.4.1.1. マシンモード (Mモード) 3.4.1.2. デバッグモード (Dモード)
3.4.2. コントロール・ステータス・レジスター (CSR) のマッピング x
3.4.2.1. コントロール・ステータス・レジスターのフィールド
3.5. コアの実装 x
3.5.1. 命令セットのリファレンス
1. 概要
2. Nios® V/mプロセッサー
3. Nios® V/gプロセッサー
4. Nios Vプロセッサー・リファレンス・マニュアルのアーカイブ
5. Nios® Vプロセッサー・リファレンス・マニュアルの改訂履歴

3.4.2.1. コントロール・ステータス・レジスターのフィールド

各CSRレジスターの値によって、 Nios® V/gプロセッサーCSRレジスターのステートが決まります。フィールドの説明はRISC-V仕様に基づいています。

表 64.  ベンダーIDレジスターのフィールド mvendorid CSRは、32ビットの読み出し専用レジスターです。このレジスターにより、コアのプロバイダーのJEDEC製造者IDが提供されます。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
バンク
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
バンク オフセット
表 65.  アーキテクチャーIDレジスターのフィールド marchid CSRは、32ビットの読み出し専用レジスターです。このレジスターにより、Hartのベース・マイクロアーキテクチャーをエンコードします。
ビットフィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
アーキテクチャーID
表 66.  実装IDレジスターのフィールド mimpid CSRでは、プロセッサー実装のバージョンを一意にエンコードします。
ビットフィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
実装
表 67.  Hardware Thread IDレジスターのフィールド mhartid CSRは、32ビットの読み出し専用レジスターです。このレジスターには、コードを実行しているハードウェア・スレッドの整数IDが格納されています。
ビットフィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
Hart ID
表 68.  マシン・ステータス・レジスターのフィールド mstatus レジスターは、32ビットの読み出し/書き込みレジスターです。このレジスターでは、Hartの現在の動作ステートを記録し、制御します。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
SD WPRI TSR TW TVM MXR SUM MPRV XS[1:0]
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
XS[1:0] FS[1:0] MPP[1:0] WPRI SPP MPIE WPRI SPIE UPIE MIE WPRI SIE UIE
表 69.  マシンISAレジスターのフィールド misa CSRレジスターは、32ビットの読み出し/書き込みレジスターです。HartがサポートするISAを報告します。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
MXL[1:0] WLRL Extension[25:0]
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Extension[25:0]
表 70.  マシン割り込みイネーブルレジスターのフィールド mie レジスターは、32ビットの読み出し/書き込みレジスターです。割り込みイネーブルビットを含みます。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
WPRI
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
WPRI MEIE WPRI SEIE UEIE MTIE WPRI STIE UTIE MSIE WPRI SSIE USIE
表 71.  マシン・トラップ・ハンドラー・ベース・アドレス・レジスターのフィールド mtvec レジスターは、32ビットの読み出し/書き込みレジスターです。このレジスターは、トラップ・ベクター・コンフィグレーションを保持し、ベクター・ベース・アドレス (BASE) およびベクターモード (MODE) で構成されます。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
Base[31:2]
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Base[31:2] モード
表 72.  マシン例外プログラム・カウンター・レジスターのフィールド mepc レジスターは、32ビットの読み出し/書き込みレジスターです。このレジスターでは、トラップがMモードになったときに割り込みが発生した命令や例外が発生した命令のアドレスを保持します。
ビットフィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
mepc
表 73.  マシントラップ要因レジスターのフィールド mcause レジスターは、32ビットの読み出し/書き込みレジスターです。このレジスターでは、トラップがMモードになったときに割り込みが発生した命令や、例外が発生した命令のアドレスを保持します。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
割り込み Exception code [30:16]
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
Exception code [15:0]
表 74.  マシントラップ値レジスターのフィールド mtval レジスターは、32ビットの読み出し/書き込みレジスターです。このレジスターは、トラップがMモードになったときに割り込みが発生した命令や例外が発生した命令のアドレスを保持します。
ビットフィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
mtval
表 75.  マシン割り込み保留レジスターのフィールド mip レジスターは、32ビットの読み出し/書き込みレジスターです。保留中の割り込みの情報を含みます。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
WPRI
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
WPRI MEIP WPRI SEIP UEIP MTIP WPRI STIP UTIP MSIP WPRI SSIP USIP
表 76.  トリガー選択レジスターのフィールド tselect レジスターは、32ビットの読み出し/書き込みレジスターです。このレジスターでは、他のトリガーレジスターからアクセスできる現在のトリガーを選択します。
ビットフィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
tselect
表 77.  トリガーデータ1 (マッチ・コントロール) レジスターのフィールド tdata1 (mcontrol) レジスターは、 32ビットの読み出し/書き込みレジスターです。トリガータイプ、tdataレジスターのアクセシビリティー、およびトリガーの実装に関する情報を含みます。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
type=2 dmode maskmax hit select timing sizelo
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
action chain match m 0 s u execute store load
表 78.  トリガーデータ2レジスターのフィールド tdata2 レジスターは、32ビットの読み出し/書き込みレジスターです。トリガー固有のデータを含みます。
ビットフィールド
31 30 29 28 27 26 25 … 6 5 4 3 2 1 0
tdata2
表 79.  トリガー情報レジスターのフィールド tinfo レジスターは、32ビットの読み出し専用レジスターです。想定される各tdata1.typeの情報が格納されています。
ビットフィールド
31 30 29 … 18 17 16 15 14 13 … 2 1 0
0 info
表 80.  デバッグ・コントロール・ステータス・レジスターのフィールド dcsr レジスターは、32ビットの読み出し/書き込みレジスターです。Dモードでの情報とステータスを含みます。
ビットフィールド
31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16
debugver 0
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
ebreakm 0 ebreaks ebreaku stepie stopcount stoptime cause 0 mprven nmip step prv
表 81.  デバッグ・プログラム・カウンター・レジスターのフィールドDモードに入ると、dpc CSRは、次に実行される命令の仮想アドレスで更新されます。
ビットフィールド
31 30 29 28 27 26 25 ... 6 5 4 3 2 1 0
dpc
レベル 2 の表題