インテルのみ表示可能 — GUID: prb1675066839867
Ixiasoft
3.3.9.1.2. データ・マネージャー・ポート
Nios® V/gプロセッサーのデータバスは、32ビット AMBA* 4 AXIマネージャー・ポートとして実装されます。データ・マネージャー・ポートでは、次の2つの機能を実行します。
- プロセッサーによるロード命令の実行時に、メモリーまたはペリフェラルからデータを読み出します。
- プロセッサーによるストア命令の実行時に、データをメモリーまたはペリフェラルに書き込みます。
axsize 信号の値によって、ロード/ストア命令のサイズ (バイト (LB/SB)、ハーフワード (LH/SH) またはワード (LW/SW)) がわかります。axaddr 信号のアドレスは常に転送サイズに整列します。ストア命令では、それぞれの書き込みストローブビットがアサートされ、書き込まれるバイトを示します。
Nios® V/gプロセッサー・コアでは、ロード/ストア命令の投機的発行はサポートしません。したがって、コアでは、ロードまたはストア命令を1つしか発行できません。また、発行された命令が完了するまで待機します。
インターフェイス | 信号 | 役割 | 方向 |
---|---|---|---|
書き込みアドレスチャネル | awaddr | ストアアドレス | 出力 |
awprot | 未定義 (定数値) | 出力 | |
awvalid | ストア有効 | 出力 | |
awsize | ストアサイズ: SB、SH、SW | 出力 | |
awready | メモリー/インターコネクトから | 入力 | |
awlen | 書き込みバースト長
|
出力 | |
書き込みデータチャネル | wvalid | ストア有効 | 出力 |
wdata | ストアデータ | 出力 | |
wstrb | ワード内のバイト位置 | 出力 | |
wlast | 書き込みバースト内の最後の転送 | 出力 | |
wready | メモリー/インターコネクトから | 入力 | |
書き込み応答チャネル | bvalid | ストア完了 | 入力 |
bresp [1:0] | ストア完了ステータス ( ゼロ以外の値はストアアクセス障害例外) | 入力 | |
bready | 定数1 | 出力 | |
書き込みアドレスチャネル | araddr | ロードアドレス | 出力 |
arprot | 未定義 (定数値) | 出力 | |
arvalid | ロード有効 | 出力 | |
arsize | 負荷サイズ:LB、LH、LW | 出力 | |
arready | サブ/インターコネクトから | 入力 | |
awlen | 書き込みバースト長
|
出力 | |
読み出しデータチャネル | rdata | 読み出しデータ | 入力 |
rvalid | 読み出しデータ有効 | 入力 | |
rresp | ロード完了ステータス ( ゼロ以外の値はロードアクセス障害例外) | 入力 | |
rready | 定数1 | 出力 | |
rlast | 書き込みバースト内の最後の転送 | 入力 |