インテルのみ表示可能 — GUID: lnu1675066527775
Ixiasoft
3.3.9. メモリーおよびI/Oの構成
Nios® V/gプロセッサー・システムをコンフィグレーションすると、メモリーとI/Oの構成はシステムごとに異なるものになります。 Nios® V/gプロセッサー・コアでは、次のポートの1つ以上を使用してメモリーとI/Oにアクセスできるようにします。
- 命令マネージャー・ポート: Arm* Advanced Microcontroller Bus Architecture ( AMBA* ) 4 AXI Memory-Mappedマネージャー・ポート。システム・インターコネクト・ファブリック経由で命令メモリーに接続します。
- データ・マネージャー・ポート: AMBA* 4 AXI Memory-Mappedマネージャー・ポート。システム・インターコネクト・ ファブリック経由でデータメモリーおよびペリフェラルに接続します。
- 命令キャッシュ: 高速キャッシュメモリー (内部から Nios® V/gプロセッサー・コアへ)。
- データキャッシュ: 高速キャッシュメモリー (内部から Nios® V/gプロセッサー・コアへ)。
Nios® V/g Processor Core Memory Mapped I/O Access: データメモリーとペリフェラルの両方がデータ・マネージャー・ポートのアドレス空間にマッピングされます。 Nios® V/gプロセッサー・コアでは、リトルエンディアン・バイトオーダーを使用します。ワードとハーフワードがメモリーに格納され、より重要なバイトが上位アドレスに置かれます。 Nios® V/gプロセッサー・コアによるメモリーおよびペリフェラルの存在の指定はありません。メモリーおよびペリフェラルの量、タイプ、接続はシステムによって異なります。