Intel® MAX® 10 Analog to Digital Converter User Guide

ダウンロード PDF
ID 683596
日付 7/06/2017
Public
ドキュメント目次
ドキュメント目次 x
1. MAX® 10 アナログ-デジタル・コンバーターの概要 2. MAX® 10 ADC のアーキテクチャーと機能 3. MAX® 10 ADC デザインの考慮事項 4. MAX® 10 ADC 実装ガイド 5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC IP コアの参考資料 A. MAX 10 アナログ-デジタル・コンバーター・ユーザーガイドのアーカイブ B. MAX® 10 アナログ-デジタル・コンバーター・ユーザーガイドの改訂履歴
1. MAX® 10 アナログ-デジタル・コンバーターの概要 x
1.1. MAX® 10 デバイスのADC ブロック数 1.2. MAX® 10 デバイスのADC チャネル数 1.3. MAX® 10 ADC のバーティカル・マイグレーション・サポート 1.4. シングルまたはデュアル電源の MAX® 10 デバイス 1.5. MAX® 10 ADC 変換
2. MAX® 10 ADC のアーキテクチャーと機能 x
2.1. MAX® 10 ADC ハードIP ブロック 2.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC IP コア 2.3. Intel FPGA ADC HAL Driver 2.4. ADC 性能を検証するADC ツールキット 2.5. ADC ロジック・シミュレーションの出力
2.1. MAX® 10 ADC ハードIP ブロック x
2.1.1. ADC ブロックの位置 2.1.2. シングルADC またはデュアルADC のデバイス 2.1.3. ADC のアナログ入力ピン 2.1.4. ADC のプリスケーラ 2.1.5. ADC のクロックソース 2.1.6. ADC の電圧リファレンス 2.1.7. ADC の温度検知ダイオード 2.1.8. ADC シーケンサー 2.1.9. ADC タイミング
2.1.7. ADC の温度検知ダイオード x
2.1.7.1. 温度測定コード変換 2.1.7.2. 温度測定サンプリング・レート
2.1.8. ADC シーケンサー x
2.1.8.1. ガイドライン： アルテラモジュラー・デュアルADC IP コアのADC シーケンサー
2.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC IP コア x
2.2.1. アルテラモジュラーADC IP コアのコンフィグレーション・タイプ 2.2.2. アルテラモジュラーADC IP コアとアルテラモジュラー・デュアルADC IP コアのアーキテクチャー
2.2.1. アルテラモジュラーADC IP コアのコンフィグレーション・タイプ x
2.2.1.1. コンフィグレーション1：標準のシーケンサーとAvalon-MM サンプルストレージを使用 2.2.1.2. コンフィグレーション2 ：標準のシーケンサーとAvalon-MM サンプルストレージに加えてしきい値違反検出を使用 2.2.1.3. コンフィグレーション3 ：標準のシーケンサーと外部サンプルストレージを使用 2.2.1.4. コンフィグレーション4 ：ADC コントロール・コアのみを使用
2.2.2. アルテラモジュラーADC IP コアとアルテラモジュラー・デュアルADC IP コアのアーキテクチャー x
2.2.2.1. ADC コントロール・コア 2.2.2.2. シーケンサー・コア 2.2.2.3. サンプルストレージ・コア 2.2.2.4. 応答マージコア 2.2.2.5. デュアルADC シンクロナイザ・コア 2.2.2.6. しきい値検出コア
2.5. ADC ロジック・シミュレーションの出力 x
2.5.1. 固定したADC ロジック・シミュレーションの出力 2.5.2. ユーザー指定のADC ロジック・シミュレーションの出力
3. MAX® 10 ADC デザインの考慮事項 x
3.1. ガイドライン: ADCグランドプレーンの接続 3.2. ガイドライン: 電源ピンとADCグランド (REFGND) に関するボードデザイン 3.3. ガイドライン: アナログ入力に関するボードデザイン 3.4. ガイドライン: ADCリファレンス電圧ピンに関するボードデザイン
4. MAX® 10 ADC 実装ガイド x
4.1. MAX® 10 ADC デザインの作成 4.2. アルテラモジュラーADC IP コアのカスタマイズと生成 4.3. ALTPLL IP コアの生成向けパラメーター設定 4.4. アルテラモジュラーADC またはアルテラモジュラー・デュアルADC IP コアの生成向けパラメーター設定 4.5. ADC デザインの完成
5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC IP コアの参考資料 x
5.1. アルテラモジュラーADC のパラメーター設定 5.2. アルテラモジュラー・デュアルADC のパラメーター設定 5.3. 有効なADC サンプルレートと入力クロックの組み合わせ 5.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のインターフェイス信号 5.5. アルテラモジュラーADC レジスターの定義 5.6. Nios® II Gen 2 向けのADC HAL デバイスドライバー
5.1. アルテラモジュラーADC のパラメーター設定 x
5.1.1. アルテラモジュラーADC IP コアのチャネル名から MAX® 10 デバイスのピン名へのマッピング
5.2. アルテラモジュラー・デュアルADC のパラメーター設定 x
5.2.1. アルテラモジュラー・デュアルADC IP コアのチャネル名から MAX® 10 デバイスのピン名へのマッピング
5.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のインターフェイス信号 x
5.4.1. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のコマンド・インターフェイス 5.4.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC の応答インターフェイス 5.4.3. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のしきい値インターフェイス 5.4.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のCSRインターフェイス 5.4.5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のIRQ インターフェイス 5.4.6. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・クロック・インターフェイス 5.4.7. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・リセット・インターフェイス 5.4.8. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL クロック・インターフェイス 5.4.9. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL ロック・インターフェイス
5.5. アルテラモジュラーADC レジスターの定義 x
5.5.1. シーケンサー・コア・レジスター 5.5.2. サンプルストレージ・コア・レジスター
1. MAX® 10 アナログ-デジタル・コンバーターの概要
2. MAX® 10 ADC のアーキテクチャーと機能
3. MAX® 10 ADC デザインの考慮事項
4. MAX® 10 ADC 実装ガイド
5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC IP コアの参考資料
A. MAX 10 アナログ-デジタル・コンバーター・ユーザーガイドのアーカイブ
B. MAX® 10 アナログ-デジタル・コンバーター・ユーザーガイドの改訂履歴

4.4. アルテラモジュラーADC またはアルテラモジュラー・デュアルADC IP コアの生成向けパラメーター設定

アルテラモジュラーADC IP コアのパラメーター・エディターを通して、デザインに必要な設定を指定します。以下の表にリストされた全てのオプションを指定した後に、HDL ファイルの生成、およびオプションでシミュレーション・ファイルの生成ができます。

Intel recommends that you save the generated files in the design file directory (default setting).

アルテラモジュラーADC またはアルテラモジュラー・デュアルADC の各パラメーターについて、詳しくは関連情報を参照してください。

表 13.  General グループのパラメーター設定
パラメーター 設定
Core Variant

アルテラモジュラーADC IP コアには4 つのコンフィグレーション・タイプがあります。要件を満たすコアバリアントを選択します。詳しくは、関連情報を参照してください。

Debug Path

このパラメーターをオンにすると、選択したコアバリアントのデバッグパスが有効となります。ADC の性能をモニタリングするには、ADC ツールキットを使用できます。
Generate IP for which ADCs of this device?

2 つのADC ブロックを備えるデバイス向けに、生成するIP コアに用いるADC ブロックを選択します。2 つのADC ブロックの間には機能の違いがあります。温度センサは1 つ目のADC ブロックでのみ使用できます。また、2 つのADC ブロックにはチャネル数の違いもあります。
ADC Sample Rate

ADC 向けの定義済みサンプリング・レートを25 kHz ～ 1 Mhz から選択します。サンプリング・レートが低いほど、ADC のフロント・エンド・ドライバー回路のデザインにおいて、より高い柔軟性を持たせることが可能となります。例えば、サンプリング・レートを下げることで、フィルタデザインにより広い整定時間のマージンが得られます。

選択したサンプリング・レートは、利用可能なADC入力クロック周波数に影響します。

サンプリング・レートおよび要求される整定時間について、詳しくは関連情報を参照してください。

ADC Input Clock

アルテラモジュラーADC IP コアを駆動するALTPLL IP コアに対して設定した同一の周波数を選択します。ALTPLL IP コアを設定する場合、ADC サンプリング・レートにサポートされるクロック周波数を指定します。詳しくは関連情報を参照してください。

Reference Voltage Source

外部または内部どちらのリファレンス電圧を使用するかを選択します。

VREF ピンは1 本のみです。デュアルADC ブロックでは、両方のADC 向けに1 つの外部VREF ソースを使用するか、または、1 つのADC 向けに外部VREF を、もう1 つのADC 向けに内部VREF を使用します。

External Reference Voltage

デザインに外部VREF ソースを使用する場合に、VREF レベルを指定します。

Enable user created expected output file 独自のスティミュラス入力ファイルを使用してADC 出力データをシミュレーションする場合に、この機能をイネーブルし、特定のADC チャネルに対しファイルを指定します。ユーザー指定のADC ロジック・シミュレーション出力について、詳しくは関連情報を参照してください。
表 14.  Channels グループのパラメーター設定有効なすべてのチャネルのタブを通り抜け、使用する必要があるチャネルをオンにします。それぞれのチャネル（ならびにTSD） タブでこの表の設定を指定します。
パラメーター 設定
Use Channel 0 (専用アナログ入力ピン - ANAIN)

このオプションは、CH0 タブで使用できます。

CH0 は専用アナログ入力チャネルです。専用アナログ入力を使用する場合に、このオプションをオンにします。
User created expected output file

独自のスティミュラス入力ファイルを使用して出力データをシミュレーションするためにこの機能をイネーブルする場合、Browse をクリックして、各イネーブルされたチャネルに対しファイルを選択します。

このオプションはTSD タブを除き、すべてのチャネルタブで使用可能です。
Use Channel N

オンまたはオフにする兼用ADC チャネルを選択します。シングルADC デバイスには16 のチャネル（CH1～CH16）があり、デュアルADC デバイスの各ADC ブロックには8 つのチャネル（CH1～CH8）があります。
Use on-chip TSD

このオプションは、TSD タブで利用できます。TSD チャネルは温度検知チャネルです。

IP コアがADC ブロックに内蔵された温度センサを読み出す必要がある場合に、このオプションをオンにします。

ADC ブロックのサンプリング・レートは、温度測定結果を読み出す際には50 kHz まで落とします。温度の読み出しが完了すると、ADC サンプリング・レートは1MHz に戻ります。

アルテラモジュラー・デュアルADC IP コアでは、ADC1 のシーケンサー・スロットをTSDに指定した場合には、ADC2 の同じ番号のシーケンサー・スロットをNULLに指定します。

Enable Maximum threshold for Channel N

チャネルの最大しきい値を設定する場合に、このオプションをオンにします。
Enter Maximum Threshold for Channel N

チャネルの最大しきい値電圧を入力します。IP コアは、サンプリングされたデータが指定したしきい値を上回っていることを示すための、しきい値違反通知信号を生成します。
Enable Maximum threshold for on-chip TSD (TSD タブ)

温度センサ向けにチャネルの最高しきい値温度を摂氏で入力します。IP コアは、サンプリングされた温度が指定した温度を超えていることを示すための、しきい値違反通知信号を生成します。
Enable Minimum threshold for Channel N

チャネルの最小しきい値を設定する場合に、このオプションをオンにします。
Enter Minimum Threshold for Channel N

チャネルの最小しきい値電圧を入力します。IP コアは、サンプリングされたデータが指定したしきい値を下回っていることを示すための、しきい値違反通知信号を生成します。
Enter Minimum Threshold for on-chip TSD (TSD タブ)

温度センサ向けにチャネルの最高しきい値温度を摂氏で入力します。IP コアは、サンプリングされた温度が指定した温度を下回っていることを示すための、しきい値違反通知信号を生成します。
表 15.  Sequencerグループのパラメーター設定
パラメーター 設定
Number of slot used

変換に使用するチャネル数を選択します。この選択に基づいて、パラメーター・エディターは、Conversion Sequence Channels に使用可能なスロット数を表示します。

Slot N

使用可能な各スロットに対して、シーケンスでサンプリングするチャネルを選択します。使用可能なチャネルは、Channels パラメーター・グループでオンにしたチャネルに応じて異なります。

チャネルをオンにしても、そのチャネルをいずれのシーケンサー・スロットでも選択しなかった場合には、選択されていないチャネルはADC サンプリング・シーケンス時に測定されません。

ADC ブロックは、指定したシーケンスで測定結果をサンプリングします。シーケンスの最後のスロットに到達すると、ADC ブロックは最初のスロットからサンプリングを繰り返します。
関連情報
レベル 2 の表題