インテルのみ表示可能 — GUID: sam1399553375183
Ixiasoft
5.4.1. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のコマンド・インターフェイス
5.4.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC の応答インターフェイス
5.4.3. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のしきい値インターフェイス
5.4.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のCSRインターフェイス
5.4.5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のIRQ インターフェイス
5.4.6. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・クロック・インターフェイス
5.4.7. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・リセット・インターフェイス
5.4.8. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL クロック・インターフェイス
5.4.9. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL ロック・インターフェイス
インテルのみ表示可能 — GUID: sam1399553375183
Ixiasoft
4.2. アルテラモジュラーADC IP コアのカスタマイズと生成
Intelは、ADC HALドライバをサポートするNios IIプロセッサでIPコアを使用することを推奨します。
- Quartus® Prime ソフトウェアで新しいプロジェクトを作成します。
プロジェクトの作成時に、1 つまたは2 つのADC ブロックを備えるデバイスを選択します。
- Quartus® Prime ソフトウェアで、Tools > Qsys を選択します。
- Qsys のウィンドウで、File > New System を選択します。
クロックソース・ブロックが自動的にSystem Contents タブの下に追加されます。
- System Contents タブでクロック名をダブルクリックします。
- クロックソースのParameters タブで、Clock frequency を設定します。
- Qsys ウィンドウのIP Catalog タブで、Processors and Peripherals > Peripherals > アルテラモジュラーADC をダブルクリックします。
System Contents タブにアルテラモジュラーADC が表示され、アルテラモジュラーADC パラメーター・エディターが開きます。
- アルテラモジュラーADC パラメーター・エディターで、使用するアプリケーションに応じてパラメーター設定とチャネル・サンプリング・シーケンスを指定します。
- Qsys ウィンドウのSystem Contents タブで、adc_pll_clock とadc_pll_locked インタフェースのExport のカラムをダブルクリックし、これらをエクスポートします。
- clock、reset_sink、sample_store_csr、およびsample_store_irq信号を接続します。オプションで、Nios IIプロセッサ、オンチップ・メモリ、およびJTAG UART IPコアを使用して、IntelのFPGA ADC HALドライバを使用する動作中のADCシステムを形成することができます。
- Qsys のウィンドウで、File > Save を選択します。
HDL コードの例をコピーして、ADC システムのインスタンスを宣言することができます。Qsys のウィンドウでGenerate > HDL Example を選択します。
関連情報