インテルのみ表示可能 — GUID: sam1410359353342
Ixiasoft
5.4.1. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のコマンド・インターフェイス
5.4.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC の応答インターフェイス
5.4.3. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のしきい値インターフェイス
5.4.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のCSRインターフェイス
5.4.5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のIRQ インターフェイス
5.4.6. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・クロック・インターフェイス
5.4.7. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・リセット・インターフェイス
5.4.8. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL クロック・インターフェイス
5.4.9. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL ロック・インターフェイス
インテルのみ表示可能 — GUID: sam1410359353342
Ixiasoft
2.2.2. アルテラモジュラーADC IP コアとアルテラモジュラー・デュアルADC IP コアのアーキテクチャー
アルテラモジュラーADC IP コアは、6 つのマイクロコアで構成されています。
マイクロコア | 概要 |
---|---|
ADC コントロール | このコアは、ADC ハードIP ブロックと連携して動作します。ADC コントロール・コアは、Avalon ST インターフェイスを使用して、アップストリームのコアからのコマンドを受信してデコードします。これに応じてADC ハードIP ブロックを駆動します。 |
シーケンサー | このコアは、コマンドレジスターとスタティック変換シーケンスデータを含みます。また、シーケンサー・コアは、ダウンストリームのコアが実行するためのコマンドを発行します。
|
サンプルストレージ | このコアは、Avalon ST インターフェイスを介して受信するADC サンプルを格納します。
|
応答マージ | このコアは、2 つのADC コントロール・コアから同時に生じた応答を、サンプルストレージ・コアに送るために1 つの応答パケットに併合します。このコアはアルテラモジュラー・デュアルADC IP コアを以下の設定で使用する場合にのみ使用可能です。
|
デュアルADC シンクロナイザ・コア | このコアは、2 つのADC コントロール・コア間のハンドシェイクの同期を行います。このコアは、アルテラモジュラー・デュアルADC IP コアを使用する場合にのみ使用可能です。 |
しきい値検出 |
|