インテルのみ表示可能 — GUID: sam1393998792266
Ixiasoft
5.4.1. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のコマンド・インターフェイス
5.4.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC の応答インターフェイス
5.4.3. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のしきい値インターフェイス
5.4.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のCSRインターフェイス
5.4.5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のIRQ インターフェイス
5.4.6. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・クロック・インターフェイス
5.4.7. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・リセット・インターフェイス
5.4.8. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL クロック・インターフェイス
5.4.9. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL ロック・インターフェイス
インテルのみ表示可能 — GUID: sam1393998792266
Ixiasoft
2.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC IP コア
アルテラモジュラーADC およびアルテラモジュラー・デュアルADC IP コアを使用して、 MAX® 10 デバイスのADC ハードIP ブロック向けのソフトIP コントローラーを生成することができます。
以下の2 つのADC IP コアがあります。
- アルテラモジュラーADC IP コア—各インスタンスが1 つのADC ハードIP ブロックを制御できる。デュアルADC デバイスでは、ADC ブロックそれぞれに1 つのアルテラモジュラーADC IP コアのインスタンスをインスタンス化できる。ただし、どちらのインスタンスも互いに非同期
- アルテラモジュラー・デュアルADC IP コア—両方のADC ハードIP ブロックを1 つのIP インスタンスで制御できる
- 両方のADC ハードIP ブロックのアナログ入力ピン(ANAIN1 とANAIN2)では、測定は同期する
- 兼用入力ピンでは、配線レイテンシのために測定のタイミングに差が生じることがある
アルテラモジュラーADC あるいはアルテラモジュラー・デュアルADC IP コアのパラメーター・エディターを使用して、以下を行うことができます。
- ADC クロック、サンプリング・レートと、リファレンス電圧の設定
- ADC ブロックがサンプリングするアナログ入力チャネルの選択
- しきい値違反の警告をトリガするしきい値の設定
- 注意が必要なチャネルをより頻繁に測定するための変換シーケンスのセットアップ