インテルのみ表示可能 — GUID: sam1428061431992
Ixiasoft
5.4.1. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のコマンド・インターフェイス
5.4.2. アルテラモジュラーADC とアルテラモジュラー・デュアルADC の応答インターフェイス
5.4.3. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のしきい値インターフェイス
5.4.4. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のCSRインターフェイス
5.4.5. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のIRQ インターフェイス
5.4.6. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・クロック・インターフェイス
5.4.7. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のペリフェラル・リセット・インターフェイス
5.4.8. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL クロック・インターフェイス
5.4.9. アルテラモジュラーADC とアルテラモジュラー・デュアルADC のADC PLL ロック・インターフェイス
インテルのみ表示可能 — GUID: sam1428061431992
Ixiasoft
5.2.1. アルテラモジュラー・デュアルADC IP コアのチャネル名から MAX® 10 デバイスのピン名へのマッピング
アルテラモジュラー・デュアルADC IP コアの各ADC チャネルは、異なるデバイスピン名と対応しています。
ADC ブロック | チャネル名 | ピン名 |
---|---|---|
ADC1 | CH0 | ANAIN1 |
CH1 | ADC1IN1 | |
CH2 | ADC1IN2 | |
CH3 | ADC1IN3 | |
CH4 | ADC1IN4 | |
CH5 | ADC1IN5 | |
CH6 | ADC1IN6 | |
CH7 | ADC1IN7 | |
CH8 | ADC1IN8 | |
ADC2 | CH9 | ANAIN2 |
CH10 | ADC2IN1 | |
CH11 | ADC2IN2 | |
CH12 | ADC2IN3 | |
CH13 | ADC2IN4 | |
CH14 | ADC2IN5 | |
CH15 | ADC2IN6 | |
CH16 | ADC2IN7 | |
CH17 | ADC2IN8 |