インテルのみ表示可能 — GUID: sss1440054252170
Ixiasoft
1. インテル® Stratix® 10コンフィグレーション・ユーザーガイド
2. インテル® Stratix® 10のコンフィグレーションについての詳細
3. インテル® Stratix® 10のコンフィグレーション・スキーム
4. デザインでのリセット・リリース・インテルFPGA IPの使用
5. リモート・システム・アップデート (RSU)
6. インテル® Stratix® 10のコンフィグレーション機能
7. インテル® Stratix® 10のデバッグガイド
8. インテル® Stratix® 10コンフィグレーション・ユーザーガイド・アーカイブ
9. インテル® Stratix® 10コンフィグレーション・ユーザーガイド改訂履歴
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルの種類
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイルの形式
3.1.5. Avalon-STシングルデバイス・コンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームに向けたデバッグ・ガイドライン
3.1.7. Avalon-ST x8におけるQSFの割り当て
3.1.8. Avalon-ST x16におけるQSFの割り当て
3.1.9. Avalon-ST x32におけるQSFの割り当て
3.1.10. Avalon® -STコンフィグレーション・スキームで使用するIP: インテルFPGAパラレル・フラッシュ・ローダー II IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルの種類
3.2.2. ASシングルデバイスのコンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーションのタイミング・パラメーター
3.2.5. 外部AS_DATAピンで許容される最大スキュー遅延に関するガイドライン
3.2.6. シリアル・フラッシュ・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリーのレイアウト
3.2.8. AS_CLK
3.2.9. アクティブ・シリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Primeのプログラミング手順
3.2.11. ASコンフィグレーション・スキームに向けたデバッグ・ガイドライン
3.2.12. ASにおけるQSFの割り当て
インテルのみ表示可能 — GUID: sss1440054252170
Ixiasoft
2.4.2. MSELの設定
After power-on MSEL[2:0] pins specify the configuration scheme for インテル® Stratix® 10 devices. Use 4.7-kΩ resistors to pull the MSEL[2:0] pins up to VCCIO_SDM or down to ground as required by the MSEL[2:0] setting for your configuration scheme.
図 6. MSELプルアップおよびプルダウン回路図
コンフィグレーション・スキーム | MSEL[2:0] |
---|---|
Avalon-ST (x32) | 000 |
Avalon-ST (x16) | 101 |
Avalon-ST (x8) | 110 |
AS (Fast mode – for CvP)2 | 001 |
AS (Normalモード) | 011 |
SD/MMC x4/x8 | 100 |
JTAG only3 | 111 |
You must also specify the configuration scheme on the Configuration page of the Device and Pin Options dialog box in the インテル® Quartus® Prime Software.
図 7. MSEL値を指定するコンフィグレーション・スキームの指定
2 If you use AS Fast mode and are not concerned about 100 ms PCIe* linkup, you must still ramp the VCCIO_SDM supply within 18 ms. This ramp-up requirement ensures that the AS x4 device is within its operating voltage range when the インテル® Stratix® 10 device begins to access it.
3 JTAG configuration works with any valid MSEL settings, unless disabled for security.