インテルのみ表示可能 — GUID: npo1535389068251
Ixiasoft
1. インテル® Stratix® 10コンフィグレーション・ユーザーガイド
2. インテル® Stratix® 10のコンフィグレーションについての詳細
3. インテル® Stratix® 10のコンフィグレーション・スキーム
4. デザインでのリセット・リリース・インテルFPGA IPの使用
5. リモート・システム・アップデート (RSU)
6. インテル® Stratix® 10のコンフィグレーション機能
7. インテル® Stratix® 10のデバッグガイド
8. インテル® Stratix® 10コンフィグレーション・ユーザーガイド・アーカイブ
9. インテル® Stratix® 10コンフィグレーション・ユーザーガイド改訂履歴
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルの種類
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイルの形式
3.1.5. Avalon-STシングルデバイス・コンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームに向けたデバッグ・ガイドライン
デバッグに関するヒント
3.1.7. Avalon-ST x8におけるQSFの割り当て
3.1.8. Avalon-ST x16におけるQSFの割り当て
3.1.9. Avalon-ST x32におけるQSFの割り当て
3.1.10. Avalon® -STコンフィグレーション・スキームで使用するIP: インテルFPGAパラレル・フラッシュ・ローダー II IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルの種類
3.2.2. ASシングルデバイスのコンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーションのタイミング・パラメーター
3.2.5. 外部AS_DATAピンで許容される最大スキュー遅延に関するガイドライン
3.2.6. シリアル・フラッシュ・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリーのレイアウト
3.2.8. AS_CLK
3.2.9. アクティブ・シリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Primeのプログラミング手順
3.2.11. ASコンフィグレーション・スキームに向けたデバッグ・ガイドライン
3.2.12. ASにおけるQSFの割り当て
インテルのみ表示可能 — GUID: npo1535389068251
Ixiasoft
3.1.6. Avalon® -STコンフィグレーション・スキームに向けたデバッグ・ガイドライン
Avalon® -STコンフィグレーション・スキームは、以前のデバイスファミリーで利用可能であった高速パッシブパラレル (FPP) モードに代わるものです。このコンフィグレーション・スキームは、同様の機能と性能を保っています。以下は重要な相違点です。
- Avalon® -STコンフィグレーション・スキームでは、フロー制御信号であるAVST_READYを監視する必要があります。AVST_READY信号は、デバイスがコンフィグレーション・データを受信できるかどうかを示します。
- コンフィグレーション・データが転送されていない際に、AVST_CLKおよびAVSTx8_CLKクロック信号を一時停止することはできません。 AVST_READYおよびAVST_VALIDがLowの場合、データは転送されません。AVST_CLKおよびAVSTx8_CLKクロック信号は、CONF_DONEがアサートされるまで継続して動作している必要があります。
デバッグに関するヒント
デバッグガイドの章のコンフィグレーション・デバッグ・チェックリストを確認後、 Avalon® -ST コンフィグレーション・スキームに関するこれらのデバッグのヒントを考慮します。
- AVST_VALIDは、SDMがAVST_READYをアサートした後にのみアサートします。
- AVST_VALIDは、AVST_DATAが有効な場合にのみアサートします。
- AVST_CLKクロック信号は、コンフィグレーションが完了するまで継続し、フリーランニングであることを確認します。AVST_CLKは、CONF_DONEのアサート後に停止可能です。初期化状態はAVST_CLK信号を必要としません。
- x8モードを使用している場合、このインターフェイスに専用のSDM_IOピンを使用していることを確認します (クロック、データ、ValidおよびReady)。
- x16またはx32モードを使用している場合、x16またはx32ピンが含まれるI/Oバンク (I/Oバンク3A) を1.8 Vで給電します。
- インテルQuartus Primeプロ・エディションのプロジェクトで適切な Avalon® -STコンフィグレーション・スキームが選択されていることを確認します。
- MSELピンがPCBでこのモードを反映していることを確認します。
- インテル® Stratix® 10デバイスの電源投入前にホストデバイスがコンフィグレーション・ピンを駆動しないことを確認します。