インテルのみ表示可能 — GUID: nbm1524243765549
Ixiasoft
1. インテル® Stratix® 10コンフィグレーション・ユーザーガイド
2. インテル® Stratix® 10のコンフィグレーションについての詳細
3. インテル® Stratix® 10のコンフィグレーション・スキーム
4. デザインでのリセット・リリース・インテルFPGA IPの使用
5. リモート・システム・アップデート (RSU)
6. インテル® Stratix® 10のコンフィグレーション機能
7. インテル® Stratix® 10のデバッグガイド
8. インテル® Stratix® 10コンフィグレーション・ユーザーガイド・アーカイブ
9. インテル® Stratix® 10コンフィグレーション・ユーザーガイド改訂履歴
3.1.1. Avalon® -STコンフィグレーション・スキームのハードウェア・コンポーネントとファイルの種類
3.1.2. Avalon-STデバイス・コンフィグレーションの有効化
3.1.3. AVST_READY信号
3.1.4. RBFコンフィグレーション・ファイルの形式
3.1.5. Avalon-STシングルデバイス・コンフィグレーション
3.1.6. Avalon® -STコンフィグレーション・スキームに向けたデバッグ・ガイドライン
3.1.7. Avalon-ST x8におけるQSFの割り当て
3.1.8. Avalon-ST x16におけるQSFの割り当て
3.1.9. Avalon-ST x32におけるQSFの割り当て
3.1.10. Avalon® -STコンフィグレーション・スキームで使用するIP: インテルFPGAパラレル・フラッシュ・ローダー II IPコア
3.2.1. ASコンフィグレーション・スキームのハードウェア・コンポーネントとファイルの種類
3.2.2. ASシングルデバイスのコンフィグレーション
3.2.3. 複数のシリアル・フラッシュ・デバイスを使用するAS
3.2.4. ASコンフィグレーションのタイミング・パラメーター
3.2.5. 外部AS_DATAピンで許容される最大スキュー遅延に関するガイドライン
3.2.6. シリアル・フラッシュ・デバイスのプログラミング
3.2.7. シリアル・フラッシュ・メモリーのレイアウト
3.2.8. AS_CLK
3.2.9. アクティブ・シリアル・コンフィグレーション・ソフトウェアの設定
3.2.10. インテル® Quartus® Primeのプログラミング手順
3.2.11. ASコンフィグレーション・スキームに向けたデバッグ・ガイドライン
3.2.12. ASにおけるQSFの割り当て
インテルのみ表示可能 — GUID: nbm1524243765549
Ixiasoft
3.1.10.2.2. 個別のPFL II機能の作成
次の手順に従い、プログラミングおよびコンフィグレーション制御に向けて個別のPFL II IPインスタンスを作成します。
- IP Catalogで、Parallel Flash Loader II Intel FPGA IPを検索します。
- GeneralタブのWhat operating mode will be usedで、Flash Programming Onlyを選択します。
- インテルでは、Set flash bus pins to tri-state when not in useをオンにすることを推奨しています。
- デザインに合わせてFlash Interface SettingsタブとFlash Programmingタブのパラメーターを設定します。
- フラッシュ・メモリー・デバイスの.pofをコンパイルおよび生成します。未使用のI/Oピンがすべてトライステートであることを確認してください。
- FPGAコンフィグレーションに向けて2番目のPFL IIインスタンスを作成するには、GeneralタブのWhat operating mode will be usedで、FPGA Configurationを選択します。
- PFL II IPのこのFlash Programming Onlyインスタンスを使用して、フラッシュデバイスにデータを書き込みます。
- フラッシュ・メモリー・デバイスをプログラミングする際はかならず、フラッシュ・メモリー・デバイスの.pofを使用してCPLDをプログラミングし、フラッシュ・メモリー・デバイスの内容を更新します。
- コンフィグレーション・コントローラーが含まれているプロダクトデザインの.pofでホストを再度プログラミングします。
注: すべての未使用ピンはデフォルトでグランドに設定されています。ホストJTAGピンを介してコンフィグレーション・フラッシュ・メモリー・デバイスをプログラミングする場合、ホストとコンフィグレーション・フラッシュ・メモリー・デバイスに共通のFPGAコンフィグレーション・ピンをトライステートにする必要があります。PFL IIブロックのpfl_flash_access_request信号とpfl_flash_access_granted信号を使用し、正しいFPGAコンフィグレーション・ピンをトライステートにします。