インテルのみ表示可能 — GUID: sam1412835918956
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1412835918956
Ixiasoft
4.3.2. 遅延エレメント
インテル® Quartus® Prime開発ソフトウェアでは、I/Oタイミング解析におけるスラックを最大にするために、遅延エレメントを自動的に設定しません。タイミングを閉じる、またはスラックを最大にするには、遅延エレメントを インテル® Quartus® Prime設定ファイル (.qsf) で手動で設定する必要があります。
遅延エレメント | .qsf アサインメント |
---|---|
Input Delayエレメント | set_instance_assignment –to <PIN> -name INPUT_DELAY_CHAIN <0..63> |
Output Delayエレメント | set_instance_assignment –to <PIN> -name OUTPUT_DELAY_CHAIN <0..15> |
Output Enable Delayエレメント | set_instance_assignment –to <PIN> -name OE_DELAY_CHAIN <0..15> |