インテルのみ表示可能 — GUID: sam1412835881925
Ixiasoft
3.1. ガイドライン : VREFソースとVREFピン
3.2. ガイドライン : 3.0 Vインターフェイスでのデバイスの絶対最大定格の観察
3.3. ガイドライン:電圧リファレンス形式および非電圧リファレンス形式のI/O規格
3.4. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
3.5. ガイドライン : 最大 DC 電流制限
3.6. ガイドライン: 3つのVI/Oバンクすべてに1つの電圧のみを使用
3.7. ガイドライン: インテル® Stratix® 10 TX 400のI/O規格の制限
3.8. ガイドライン: Intel® Stratix® 10 GX 400そしてSX 400のI/O規格の制限
インテルのみ表示可能 — GUID: sam1412835881925
Ixiasoft
5.2.3. データ・インターフェイス信号と対応するクロック
信号名 | パラメーター・コンフィグレーション | クロック | ||
---|---|---|---|---|
Register Mode | Half Rate | Separate Clocks | ||
din |
|
Off | Off | ck |
DDIO | On | Off | ck_hr | |
|
Off | On | ck_in | |
DDIO | On | On | ck_hr_in | |
|
|
Off | Off | ck |
DDIO | On | Off | ck_hr | |
|
Off | On | ck_out | |
DDIO | On | On | ck_hr_out | |
|
|
Off | Off | ck |
DDIO | On | Off | ck_fr | |
|
Off | On |
|
|
DDIO | On | On |
|