MAX 10 FPGAデバイスのアーキテクチャ

ID 683105
日付 2/21/2017
Public
ドキュメント目次

1.1. ロジック・アレイ・ブロック

LAB は、ロジック・リソースのグループで構成されるコンフィギュレーション可能なロジック・ブロックです。

各 LAB は、以下の要素で構成されています。

  • 16 個のロジック・エレメント (LE)— MAX® 10 デバイスで最小ロジック・ユニット
  • LEキャリーチェイン—LAB内の各LEを順次に伝搬するキャリーチェイン
  • LABコントロール信号—LAB内の制御信号をLEに駆動するための専用ロジック
  • ローカル・インタコネクト—同じ LAB 内の LE 間で信号を転送します。
  • レジスタチェイン—1つのLEレジスタの出力をLAB内の隣接するLEレジスタに転送する
図 2.  MAX® 10 デバイスの LAB 構造

Quartus® Prime Compilerは関連するロジックをLABまたは隣接するLABに配置し、パフォーマンスおよびエリアの効率のためにローカルおよびレジスタチェイン接続を使用できます。