MAX 10 FPGAデバイスのアーキテクチャ

ID 683105
日付 2/21/2017
Public
ドキュメント目次

1.1.3.1. LE の機能

LEには、いくつかの機能を有効にするための入力、出力、およびレジスタが含まれています。

図 5.  MAX® 10 デバイスの LE ハイレベル・ブロック図。

LE の入力

各LE入力は、所望のロジック機能を実現するために異なる宛先に向けられます。 LEの通常または算術動作モードの両方で、6つの使用可能な入力があります。

  • LABローカル・インターコネクトからの4つのデータ入力
  • 前のLEキャリーチェインからの1つのLEキャリーイン

  • 1つのレジスタチェイン接続

LE の出力

各LEには3つの一般的なルーティング出力があります。

  • 2 つの LE 出力は、カラムまたはロウとダイレクト・リンク・ルーティング接続を駆動します。
  • 1 つの LE 出力は、ローカル・インタコネクト・リソースを駆動します。

MAX® 10デバイスはレジスタ・パッキングをサポートします。レジスタ・パッキングでは、LUTまたはレジスタ出力が3つの出力を独立して駆動します。この機能は、無関係な機能にレジスタとLUTを使用することにより、デバイスの使用率を向上させます。

レジスタパッキングを使用する場合、LAB幅の同期ロード制御信号は使用できません。

レジスタ・チェイン出力

各LEには、同じLAB内のレジスタをカスケード接続するためのレジスタ・チェイン出力があります。 この機能により、LAB間の接続が高速化され、ローカルインターコネクトのリソースが最適化されます。

  • 組み合わせ関数にはLUTが使用さる
  • レジスタは、無関係なシフトレジスタの実装に使用される

プログラマブル・レジスタ

D、T、JK、またはSRフリップ・フロップ動作のために各LEのプログラマブル・レジスタを構成することができます。 各レジスタには次の入力があります。

  • Clock—グローバル・クロック・ネットワーク、汎用I/Oピン、または内部ロジックを使用する信号によって駆動される
  • Clear—グローバル・クロック・ネットワーク、汎用I/Oピン、または内部ロジックを使用する信号によって駆動される
  • Clock enable—汎用I/Oピンまたは内部ロジックによって駆動される

組み合わせファンクションの場合、LUT 出力はレジスタをバイパスし、LE 出力に直接駆動されます。

レジスタ・フィードバック

レジスタ・フィードバック・モードでは、レジスタ出力が同じLEのLUTにフィードバックされます。 レジスタのフィードバックは、レジスタが独自のファンアウトLUTでパックされていることを保証し、フィッティングを改善する別のメカニズムを提供します。 LEはまた、LUT出力のレジスタ・バージョンおよびまだレジスタされていないバージョンを駆動することができます。