MAX 10 FPGAデバイスのアーキテクチャ

ID 683105
日付 2/21/2017
Public
ドキュメント目次

1.3. エンべデッド乗算器

エンベデッド・マルチプライヤ・ブロックは、アプリケーションのニーズに応じて2つの動作モードのいずれかで使用することができます。
  • 1つの18ビット x 18ビット・マルチプライヤ
  • 最大2個の9ビット x 9ビット独立マルチプライヤ

また、 MAX® 10デバイスのエンベデッド・マルチプライヤを使用して、乗算器・加算器および乗算アキュムレータ機能を実装することができます。機能の乗算器部分は、エンベデッド・マルチプライヤを使用して実装されます。加算器またはアキュムレータ機能はロジック・エレメント(LE)に実装されます。