MAX 10 FPGAデバイスのアーキテクチャ

ID 683105
日付 2/21/2017
Public
ドキュメント目次

1.1.3.2.2. 演算モード

演算モードは、加算器、カウンタ、アキュムレータ、およびコンパレータの実装に最適です。

算術演算モードのLEは、2ビットの全加算器と基本キャリチェインを実装しています。 算術モードのLEは、LUT出力のレジスタ済みバージョンとまだレジスタされていないバージョンを駆除できます。 算術モードでLEを使用する場合は、レジスタのフィードバックとレジスタのパッキングがサポートされています。

図 7.  MAX® 10 デバイスの演算モードでの LE の動作

キャリー・チェイン

Quartus® Prime のコンパイラは、デザイン処理中にキャリー・チェイン・ロジックを自動的に作成します。 デザイン・エントリ中にキャリー・チェイン・ロジックを手動で作成することもできます。 LPM ファンクションなどのパラメータ化されたファンクションは、適切なファンクションのキャリー・チェインを自動的に利用します。 Quartus® Prime のコンパイラは、同じカラムの LAB を自動的にリンクすることによって、16 LE より長いキャリー・チェインを作成します。

フィッティングを強化するために、長いキャリー・チェインが垂直方向に走ります。これにより、M9Kメモリ・ブロックまたはダイレクト・リンクインターコネクトによるエンベデッド乗算器への高速水平接続が可能になります。 たとえば、M9Kメモリブロックの列の隣にあるLAB列にデザインが長いキャリー・チェインを持つ場合、どのLE出力もダイレクト・リンク相互接続を介して隣接するM9Kメモリブロックに給電できます。

キャリー・チェインが水平方向である場合、M9K メモリ・ブロックのカラムに隣接していない LAB は、他のロウまたはカラム・インタコネクトを使用して、M9K メモリ・ブロックを駆動します。

キャリー・チェインは、カラム全体にわたって続きます。