MAX 10 FPGAデバイスのアーキテクチャ

ID 683105
日付 2/21/2017
Public
ドキュメント目次

1.2. エンベデッド・メモリ

MAX® 10 エンベデッド・メモリ・ブロックは、高スループットのパケット処理、エンベデッド・プロセッサ・プログラム、エンベデッド・データ・ストレージなどのアプリケーション向けに最適化されています。

MAX® 10エンベデッド・メモリ構造は、9,216ビット(パリティ・ビットを含む)のブロックで構成されています。RAM、ROM、シフト・レジスタ、FIFOなどのさまざまなメモリ機能を提供するために、各M9Kブロックは異なる幅およびコンフィギュレーションで使用することができます。

MAX® 10エンベデッド・メモリは、以下の一般的な機能をサポートします。

  • ブロックあたり8,192メモリ・ビット(パリティ・ビットを含めた場合、ブロックあたり9,216ビット)
  • 各ポートの独立した読み取りイネーブル(rden)信号および書き込みイネーブル(wren)信号
  • M9Kメモリ・ブロックが2つの4.5 Kシングル・ポートRAMに分割されたパック・モード
  • 可変ポート・コンフィギュレーション
  • すべてのポート幅におけるシングル・ポート・モードおよびシンプル・デュアル・ポート・モードのサポート
  • トゥルー・デュアル・ポート(1回の読み取りと1回の書き込み、2回の読み取り、あるいは2回の書き込み)動作
  • 書き込み中のデータ入力マスキングのバイト・イネーブル
  • 各ポート(ポートAとポートB)の2つのクロック・イネーブル・コントロール信号
  • RAMおよびROMモードでメモリの内容をプリロードするための初期化ファイル