MAX 10 FPGAデバイスのアーキテクチャ

ID 683105
日付 2/21/2017
Public
ドキュメント目次

1.6. 高速 LVDS I/O

MAX® 10 デバイス・ファミリは、LVDS I/O バンクと アルテラのソフトLVDS IP コアにより、高速 LVDS プロトコルをサポートしています。

MAX® 10 デバイスは、コア・ファブリックのレジスタとロジックを使用して、LVDS の入出力インタフェースを実装します。

  • LVDS トランスミッタとレシーバの場合、 MAX® 10 デバイスは I/O エレメント (IOE) 内のダブル・データ・レート I/O (DDIO) レジスタを使用します。このアーキテクチャにより、レシーバ入力スキュー・マージン (RSKM) またはトランスミッタのチャネル間スキュー (TCCS) の面で性能を改善できます。
  • LVDS シリアライザ/デシリアライザ (SERDES) の場合、 MAX® 10 デバイスはロジック・エレメント (LE) レジスタを使用します。