MAX 10 FPGAデバイスのアーキテクチャ

ID 683105
日付 2/21/2017
Public
ドキュメント目次

1.4.2. 内部オシレータ

MAX® 10デバイスは、クロック・マルチプレクサとディバイダを備えた内蔵リング・オシレータを有します。この内蔵リング・オシレータは最大232 MHzで動作しますが、これには接続することはできません。この動作周波数はさらに低い周波数に分周されます。

oscena入力信号がアサートされると、オシレータが有効になり、clkout出力信号を介して出力をロジック・アレイに配線することができます。oscena信号がLowに設定される場合、clkout信号はHighのままです。この遅延は、TimeQuest timing analyzerを使用して解析することができます。