MAX 10 FPGAデバイスのアーキテクチャ

ID 683105
日付 2/21/2017
Public
ドキュメント目次

1.4. クロッキングおよびPLL

MAX® 10 デバイスは、グローバル・クロック・ネットワーク (GCLK) とフェーズ・ロック・ループ (PLL) をサポートしています。

クロック・ネットワークは、コアにクロック・ソースを提供します。 クロック・ネットワークは、リセットやクリアなどの高ファンアウトのグローバル信号ネットワークで使用することができます。

PLL により、デバイス・クロック管理、外部システム・クロック管理、および I/O インタフェース・クロッキングに関する堅牢なクロック管理および合成が可能です。