インテルのみ表示可能 — GUID: lzn1536030155811
Ixiasoft
1.4. 例: システムのデザインにおける Avalon® インターフェイス
この例では、イーサネット・コントローラーに 6 つの異なるインターフェイス・タイプが含まれています。
- Avalon® -MM
- Avalon® -ST
- Avalon® コンジット
- Avalon® -TC
- Avalon® 割り込み
- Avalon® クロック
Nios® II プロセッサーは、オンチップ・コンポーネントのコントロール・レジスターとステータスレジスターに、 Avalon® -MM インターフェイスを介してアクセスします。スキャッター・ギャザー DMAは、 Avalon® -ST インターフェイスを介してデータを送受信します。4 つのコンポーネントには、Nios II プロセッサーで実行されているソフトウェアによって処理される割り込みインターフェイスが含まれます。PLLは、 Avalon® クロック・シンク・インターフェイスを介してクロックを受け入れ、2 つのクロックソースを提供します。2 つのコンポーネントには Avalon® -TC インターフェイスが含まれており、オフチップメモリーにアクセスします。最後に、DDR3 コントローラーは、外部 DDR3 メモリーに Avalon® コンジット・インターフェイスを介してアクセスします。
図 1. スキャッター・ギャザー DMA コントローラーと Nios® II プロセッサーを備えるシステムのデザインにおける Avalon® インターフェイス
次の図では、外部プロセッサーが Avalon® -MM インターフェイスを備える外部バスブリッジを介してオンチップ・コンポーネントのコントロール・レジスターとステータスレジスターにアクセスしています。PCI Express Root Port は、プリント回路基板上のデバイスおよび FPGA の他のコンポーネントを、 Avalon® -MMホスト・インターフェイスを備えるオンチップ PCI Express エンドポイントを駆動することによって制御します。外部プロセッサーは、5 つのコンポーネントからの割り込みを処理します。PLL は、 Avalon® クロック・シンク・インターフェイスを介してリファレンス・クロックを受け入れ、2 つのクロックソースを提供します。フラッシュメモリーと SRAM メモリーは、 Avalon® -TC インターフェイスを介して FPGA ピンを共有します。最後に、SDRAM コントローラーは、 Avalon® コンジット・インターフェイスを介して外部 SDRAM メモリーにアクセスします。
図 2. PCI Express エンドポイントと外部プロセッサーを備えるシステムのデザインにおける Avalon® インターフェイス