インテルのみ表示可能 — GUID: gdq1624481970894
Ixiasoft
1. はじめるまえに
2. はじめに
3. 機能の説明
4. インターフェイスの概要
5. パラメーター (H タイル)
6. パラメーター (P-Tile) (F-Tile) (R-Tile)
7. IP コアを使用したデザイン
8. ソフトウェアのプログラミング・モデル
9. レジスター
10. トラブルシューティング/デバッグ
11. Fタイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
12. F タイル Avalon ストリーミング Intel FPGA IP for PCI Express ユーザーガイドの改訂履歴
4.1. ポートリスト
4.2. クロック
4.3. リセット
4.4. マルチ・チャネルDMA
4.5. バーストAvalon Master (BAM) BAR
4.6. バーストAvalon-MM Slave (BAS) インターフェイース
4.7. MSIインターフェイース
4.8. Config Slaveのインターフェイス (RP のみ)
4.9. ハードIP 再構成インターフェイス
4.10. Config TLのインターフェイス
4.11. コンフィグレーションインターセプトインターフェイス(EPのみ)
4.12. データ・ムーバー・インターフェイス
4.13. ハードIPステータス・インターフェイス
8.1.6.1. ifc_api_start
8.1.6.2. ifc_mcdma_port_by_name
8.1.6.3. ifc_qdma_device_get
8.1.6.4. ifc_num_channels_get
8.1.6.5. ifc_qdma_channel_get
8.1.6.6. ifc_qdma_acquire_channels
8.1.6.7. ifc_qdma_release_all_channels
8.1.6.8. ifc_qdma_device_put
8.1.6.9. ifc_qdma_channel_put
8.1.6.10. ifc_qdma_completion_poll
8.1.6.11. ifc_qdma_request_start
8.1.6.12. ifc_qdma_request_prepare
8.1.6.13. ifc_qdma_descq_queue_batch_load
8.1.6.14. ifc_qdma_request_submit
8.1.6.15. ifc_qdma_pio_read32
8.1.6.16. ifc_qdma_pio_write32
8.1.6.17. ifc_qdma_pio_read64
8.1.6.18. ifc_qdma_pio_write64
8.1.6.19. ifc_qdma_pio_read128
8.1.6.20. ifc_qdma_pio_write128
8.1.6.21. ifc_qdma_pio_read256
8.1.6.22. ifc_qdma_pio_write256
8.1.6.23. ifc_request_malloc
8.1.6.24. ifc_request_free
8.1.6.25. ifc_app_stop
8.1.6.26. ifc_qdma_poll_init
8.1.6.27. ifc_qdma_poll_add
8.1.6.28. ifc_qdma_poll_wait
8.1.6.29. ifc_mcdma_port_by_name
インテルのみ表示可能 — GUID: gdq1624481970894
Ixiasoft
2.1.2. ルートポートの列挙
- MCDMA H-Tile: PCIe Gen3 x16/x8 in インテル® Stratix® 10 GX and インテル® Stratix® 10 MX devices
- MCDMA P-Tile: PCIe Gen4/Gen3 x16 and 4x4 ports in インテル® Stratix® 10 DX and Intel Agilex® 7 devices
- MCDMA F-Tile: PCIe Gen4/Gen3 x16/x8, 2x4 and 4x4 in Intel Agilex® 7 device
- MCDMA R-Tile:
- PCIe Gen5/Gen4/Gen3 2x8 ports in Intel Agilex® 7 devices.
- PCIe Gen4/Gen3 x16 and Gen5/Gen4/Gen4 4x4 ports only in Intel Agilex® 7 I-Series FPGA Development Kit DK-DEV-AGI027R1BES R-Tile B0 revision.
- Configuration Slave (CS) interface for accessing Endpoint’s config space
- Address Translation Table (ATT) is supported in BAS mode. MCDMA H-Tile IP does not support ATT.
- User mode options:
- Bursting Avalon Master (BAM)
- Bursting Avalon Slave (BAS)
- BAM and BAS
- Maximum payload size supported:
- インテル® Stratix® 10 GX and インテル® Stratix® 10 MX devices: 512 bytes
- インテル® Stratix® 10 DX and Intel Agilex® 7 devices: 512 / 256 / 128 bytes