インテルのみ表示可能 — GUID: mdo1591741390147
Ixiasoft
1. はじめるまえに
2. はじめに
3. 機能の説明
4. インターフェイスの概要
5. パラメーター (H タイル)
6. パラメーター (P-Tile) (F-Tile) (R-Tile)
7. IP コアを使用したデザイン
8. ソフトウェアのプログラミング・モデル
9. レジスター
10. トラブルシューティング/デバッグ
11. Fタイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
12. F タイル Avalon ストリーミング Intel FPGA IP for PCI Express ユーザーガイドの改訂履歴
4.1. ポートリスト
4.2. クロック
4.3. リセット
4.4. マルチ・チャネルDMA
4.5. バーストAvalon Master (BAM) BAR
4.6. バーストAvalon-MM Slave (BAS) インターフェイース
4.7. MSIインターフェイース
4.8. Config Slaveのインターフェイス (RP のみ)
4.9. ハードIP 再構成インターフェイス
4.10. Config TLのインターフェイス
4.11. コンフィグレーションインターセプトインターフェイス(EPのみ)
4.12. データ・ムーバー・インターフェイス
4.13. ハードIPステータス・インターフェイス
8.1.6.1. ifc_api_start
8.1.6.2. ifc_mcdma_port_by_name
8.1.6.3. ifc_qdma_device_get
8.1.6.4. ifc_num_channels_get
8.1.6.5. ifc_qdma_channel_get
8.1.6.6. ifc_qdma_acquire_channels
8.1.6.7. ifc_qdma_release_all_channels
8.1.6.8. ifc_qdma_device_put
8.1.6.9. ifc_qdma_channel_put
8.1.6.10. ifc_qdma_completion_poll
8.1.6.11. ifc_qdma_request_start
8.1.6.12. ifc_qdma_request_prepare
8.1.6.13. ifc_qdma_descq_queue_batch_load
8.1.6.14. ifc_qdma_request_submit
8.1.6.15. ifc_qdma_pio_read32
8.1.6.16. ifc_qdma_pio_write32
8.1.6.17. ifc_qdma_pio_read64
8.1.6.18. ifc_qdma_pio_write64
8.1.6.19. ifc_qdma_pio_read128
8.1.6.20. ifc_qdma_pio_write128
8.1.6.21. ifc_qdma_pio_read256
8.1.6.22. ifc_qdma_pio_write256
8.1.6.23. ifc_request_malloc
8.1.6.24. ifc_request_free
8.1.6.25. ifc_app_stop
8.1.6.26. ifc_qdma_poll_init
8.1.6.27. ifc_qdma_poll_add
8.1.6.28. ifc_qdma_poll_wait
8.1.6.29. ifc_mcdma_port_by_name
インテルのみ表示可能 — GUID: mdo1591741390147
Ixiasoft
3.1.1. 書き込みデータムーバー
Host-to-Device Data Mover (H2DDM) モジュールは、PCIe ハード IP および Avalon-MM Write Master/Avalon-ST Source インターフェイスを介して、ホストメモリーからローカルメモリーにデータを転送します。
H2DDM には、キュー・ディスクリプター・フェッチと H2D データペイロード転送の 2 つの使用モードがあります。
ディスクリプターのフェッチに使用される場合、完了データの宛先は、実際のデータ転送のために H2DDM または D2HDM にディスパッチされる前にディスクリプターが格納される内部ディスクリプター FIFO です。
データペイロード転送に使用される場合、H2DDM は次のように PCIe アドレス (ソース)、データサイズ、MRRS 値などのディスクリプター情報に基づいて Mem Rd TLP を生成します。
- MRRS アドレス境界への最初の MemRd
- 次はフル MRRS サイズの MemRd
- 最後に残りの部分的な MRRS MemRd
ディスクリプターが完了すると、つまり、すべての読み出しデータが受信され、Avalon-MM 書き込みマスター/Avalon-ST ソースのインターフェイスに転送されると、H2DDM は以下を含むハウスキーピング・タスクを実行します。
- 有効な場合、完了したキューの MSI-X をスケジュールする
- 有効な場合、完了したキューの Writeback Consumed Head Pointer をスケジュールする
- ソフトウェア ポーリング用の消費ヘッド ポインターを更新する
MSI-X と Writeback は、順不同の書き込みによる競合状態を回避するために、D2HDM を介したホストへのメモリー書き込みです。更新されたステータスに基づいて、ソフトウェアは送信バッファーの解放を続行し、ディスクリプター・リング エントリを再利用できます。