インテルのみ表示可能 — GUID: ghk1637187138270
Ixiasoft
1. はじめるまえに
2. はじめに
3. 機能の説明
4. インターフェイスの概要
5. パラメーター (H タイル)
6. パラメーター (P-Tile) (F-Tile) (R-Tile)
7. IP コアを使用したデザイン
8. ソフトウェアのプログラミング・モデル
9. レジスター
10. トラブルシューティング/デバッグ
11. Fタイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
12. F タイル Avalon ストリーミング Intel FPGA IP for PCI Express ユーザーガイドの改訂履歴
4.1. ポートリスト
4.2. クロック
4.3. リセット
4.4. マルチ・チャネルDMA
4.5. バーストAvalon Master (BAM) BAR
4.6. バーストAvalon-MM Slave (BAS) インターフェイース
4.7. MSIインターフェイース
4.8. Config Slaveのインターフェイス (RP のみ)
4.9. ハードIP 再構成インターフェイス
4.10. Config TLのインターフェイス
4.11. コンフィグレーションインターセプトインターフェイス(EPのみ)
4.12. データ・ムーバー・インターフェイス
4.13. ハードIPステータス・インターフェイス
8.1.6.1. ifc_api_start
8.1.6.2. ifc_mcdma_port_by_name
8.1.6.3. ifc_qdma_device_get
8.1.6.4. ifc_num_channels_get
8.1.6.5. ifc_qdma_channel_get
8.1.6.6. ifc_qdma_acquire_channels
8.1.6.7. ifc_qdma_release_all_channels
8.1.6.8. ifc_qdma_device_put
8.1.6.9. ifc_qdma_channel_put
8.1.6.10. ifc_qdma_completion_poll
8.1.6.11. ifc_qdma_request_start
8.1.6.12. ifc_qdma_request_prepare
8.1.6.13. ifc_qdma_descq_queue_batch_load
8.1.6.14. ifc_qdma_request_submit
8.1.6.15. ifc_qdma_pio_read32
8.1.6.16. ifc_qdma_pio_write32
8.1.6.17. ifc_qdma_pio_read64
8.1.6.18. ifc_qdma_pio_write64
8.1.6.19. ifc_qdma_pio_read128
8.1.6.20. ifc_qdma_pio_write128
8.1.6.21. ifc_qdma_pio_read256
8.1.6.22. ifc_qdma_pio_write256
8.1.6.23. ifc_request_malloc
8.1.6.24. ifc_request_free
8.1.6.25. ifc_app_stop
8.1.6.26. ifc_qdma_poll_init
8.1.6.27. ifc_qdma_poll_add
8.1.6.28. ifc_qdma_poll_wait
8.1.6.29. ifc_mcdma_port_by_name
インテルのみ表示可能 — GUID: ghk1637187138270
Ixiasoft
3.10. データムーバーのみ
Data Mover Only モードは、エンドポイント MCDMA R タイル、P タイル、および F タイル IP の MCDMA IP ユーザー モードの 1 つです。 このモードは、外部記述子コントローラーに基づいた外部記述子のフェッチをサポートします。 このモードでは、MCDMA IP コアは通常の PCIe セマンティクスを実装する PCIe Data Mover サブシステムになりますが、DMA 記述子機能に関連するブロックはありません。
注: 外部記述子コントローラーを備えた Data Mover は、AVMM インターフェイスを介したユーザー ロジックへのデータ移動のみをサポートします。 将来的には、ユーザー ロジックに対する AVST インターフェイスのサポートが追加される可能性があります。
注: Data Mover 専用モードは、P/F/R タイル MCDMA IP の x4 トポロジでは使用できません。
以下の図は、ユーザー記述子コントローラーを使用した Data Mover Only モードの MCDMA IP のトップレベルのブロック図です。
図 20. 外部 DMA コントローラーに接続された PCIe データ ムーバー サブシステム
データ ムーバー サブシステムは、次の機能をサポートします。
- HIP Interface: Data Mover サブシステムがインターフェイスしているさまざまな PCIe HIP バリアント (P タイル/F タイル/R タイル) に適応します。
- Host to Device (H2D) Data Mover: 記述子のフェッチ操作とデータ移動操作の両方のために、AVST ソースおよびシンク インターフェイスを外部記述子コントローラーに提供します。
- Device to Host (D2H) Data Mover: AVST ソースおよびシンク インターフェイスを外部記述子コントローラーに提供し、データ移動操作を開始し、ライトバック/割り込みを送信します。
- Bursting Avalon Master (BAM): レジスタプログラミングのために非バースト PIO 操作を実行します。
- Support for PCIe semantics
- スケジューラは、PCIe HIP につながる Tx と Rx の両方の方向で PCIe 順序付けルールを適用します。
- MPS サイズでの TLP チャンク化
- 4KB クロスオーバーやその他のエラー ログを確認します。
- Completion re-ordering: Data Mover サブシステムは、AVMM ライト マスターにデータを送信する前、または外部記述子コントローラーに記述子完了パケットを送信する前に、受信した完了の並べ替えを実行します。