インテルのみ表示可能 — GUID: mlf1589498555596
Ixiasoft
1. はじめるまえに
2. はじめに
3. 機能の説明
4. インターフェイスの概要
5. パラメーター (H タイル)
6. パラメーター (P-Tile) (F-Tile) (R-Tile)
7. IP コアを使用したデザイン
8. ソフトウェアのプログラミング・モデル
9. レジスター
10. トラブルシューティング/デバッグ
11. Fタイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
12. F タイル Avalon ストリーミング Intel FPGA IP for PCI Express ユーザーガイドの改訂履歴
4.1. ポートリスト
4.2. クロック
4.3. リセット
4.4. マルチ・チャネルDMA
4.5. バーストAvalon Master (BAM) BAR
4.6. バーストAvalon-MM Slave (BAS) インターフェイース
4.7. MSIインターフェイース
4.8. Config Slaveのインターフェイス (RP のみ)
4.9. ハードIP 再構成インターフェイス
4.10. Config TLのインターフェイス
4.11. コンフィグレーションインターセプトインターフェイス(EPのみ)
4.12. データ・ムーバー・インターフェイス
4.13. ハードIPステータス・インターフェイス
8.1.6.1. ifc_api_start
8.1.6.2. ifc_mcdma_port_by_name
8.1.6.3. ifc_qdma_device_get
8.1.6.4. ifc_num_channels_get
8.1.6.5. ifc_qdma_channel_get
8.1.6.6. ifc_qdma_acquire_channels
8.1.6.7. ifc_qdma_release_all_channels
8.1.6.8. ifc_qdma_device_put
8.1.6.9. ifc_qdma_channel_put
8.1.6.10. ifc_qdma_completion_poll
8.1.6.11. ifc_qdma_request_start
8.1.6.12. ifc_qdma_request_prepare
8.1.6.13. ifc_qdma_descq_queue_batch_load
8.1.6.14. ifc_qdma_request_submit
8.1.6.15. ifc_qdma_pio_read32
8.1.6.16. ifc_qdma_pio_write32
8.1.6.17. ifc_qdma_pio_read64
8.1.6.18. ifc_qdma_pio_write64
8.1.6.19. ifc_qdma_pio_read128
8.1.6.20. ifc_qdma_pio_write128
8.1.6.21. ifc_qdma_pio_read256
8.1.6.22. ifc_qdma_pio_write256
8.1.6.23. ifc_request_malloc
8.1.6.24. ifc_request_free
8.1.6.25. ifc_app_stop
8.1.6.26. ifc_qdma_poll_init
8.1.6.27. ifc_qdma_poll_add
8.1.6.28. ifc_qdma_poll_wait
8.1.6.29. ifc_mcdma_port_by_name
インテルのみ表示可能 — GUID: mlf1589498555596
Ixiasoft
9.3. Control Register (GCSR)
この空間には、DMA 動作を制御するグローバル制御/ステータス・レジスターが含まれます。このレジスター セットへのアクセスは、PF0 のみに制限されています。
レジスター名 | アドレスオフセット | アクセスタイプ | 詳細 |
---|---|---|---|
CTRL | 8’h00 | 読み出し/書き込み | 予約済み |
RESERVED | 8’h04 | 予約済み | |
WB_INTR_DELAY | 8’h08 | 読み出し/書き込み | 前のライトバック/割り込みからの経過時間がこのレジスターの遅延値を超えるまで、ライトバックおよび/または MSI-X 割り込みを遅らせます。 |
RESERVED | 8’h0C – 8’h6F | 予約済み | |
VER_NUM | 8’h70 | RO | PCI Express用のマルチチャネル DMA IPのバージョン番号 |
SW_RESET | 9'h120 | RW | このレジスターに書き込み、PCI Express リンクを妨害せずにマルチチャネル DMA IP リセットを発行します。これにより、すべてのキューがリセットされ、すべてのコンテキストが消去されます。 PF0 からのみ発行できます。 |
Bit[31:0] | フィールド名 | R/W | デフォルト | 説明 |
---|---|---|---|---|
[31:0] | RSVD | 予約済み |
Bit[31:0] | フィールド名 | R/W | デフォルト | 説明 |
---|---|---|---|---|
[31:20] | RSVD | 予約済み | ||
[19:0] | wb_intr_delay | 読み出し/書き込み | 0 | 前のライトバック/割り込みからの経過時間がこのレジスターの遅延値を超えるまで、ライトバックおよび/または MSI-X 割り込みを遅らせます。各単位は 2ns です。 |
Bit[31:0] | フィールド名 | R/W | デフォルト | 説明 |
---|---|---|---|---|
[31:24] | RSVD | RESERVED | ||
[23:16] | MAJOR_VER | RO | 0 | PCI Express用のマルチチャネル DMA IPのメジャーバージョン番号 |
[15:8] | UPDATE_VER | RO | 0 | PCI Express 用のマルチチャネル DMA IP のバージョン番のを更新します。 |
[7:0] | PATCH_VER | RO | 0 | PCI Express 用のマルチチャネル DMA IP のパッチバージョン番号 |
IP バージョン番号は、MAJOR_VER.UPDATE_VER.PATCH_VER 形式を使用して定義されます。MCDMA IP のバージョン番号については、IP の改訂履歴を参照してください。
Bit[31:0] | フィールド名 | R/W | デフォルト | 脱クリプション |
---|---|---|---|---|
[31:1] | RSVD | 予約済み | ||
[0] | SW_RESET | RW | 0 | このビットを設定して、PCIe リンクを妨害することなく MCDMA IP リセットを発行します。これにより、すべてのキューがリセットされ、すべてのコンテキストが消去されます。 PF0 からのみ発行されます。 |