このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。
4.3. リセット
| 信号名 | I/Oタイプ | Description |
|---|---|---|
| Hタイル | ||
| pin_perst_n | Input | これは、PCIe仕様で定義されているPERST＃機能用のPCIe ハードIPへのアクティブロー入力です。 |
| npor | Input | Application drives this active-low reset input to the PCIe Hard IP. This resets entire PCIe Hard IP. If not used, you must tie this input to 1. |
| app_nreset_status | Output | This is an active low reset status. This is deasserted after the PCIe Hard IP has come out of reset. |
| ninit_done | Input | This is an active low input signal. A "1" indicates that the FPGA device is not yet fully configured. 「0」は、デバイスがコンフィグレーションされ、通常の動作モードにあることを示します。 To use the ninit_done input, instantiate the Reset Release Intel FPGA IP in your design and use its ninit_done output. The Reset Release IP is required in Intel Stratix 10 design. It holds the Multi Channel DMA for PCI Express IP in reset until the FPGA is fully configured and has entered user mode. |
| P-Tile and F-Tile and R-Tile | ||
| pin_perst_n | Input | See H-Tile pin_perst description |
| ninit_done | Input | See H-Tile ninit_done description |
| app_rst_n | Output | Resets MCDMA soft IP blocks and user logic. app_rst_n is asserted when software writes to SW_RESET register bit[0]. |
| p0_pld_link_req_rst_o | Output | Warm reset request to application |
| p0_pld_warm_rst_rdy_i | Input | Warm reset ready from application |
| i_gpio_perst#_n | Input | This is an active-low reset to each port when Enable Independent Perst option is enabled.
注: This signal is only enable for F-Tile.
|
| app_slow_reset_status_n | Output | これは、slow_clk ドメインの pX_reset_status_n_o と同等の信号です。
注: This signal is only enabled for R-Tile.
|
| cold_perst_n_i | Input | When enabled, these active-low signals independently trigger cold resets to individual PCIe Controllers. If these inputs are not used, they should be tied off to 1. |
| warm_perst_n_i | Input | When enabled, these active-low signals independently trigger cold resets to individual PCIe Controllers. If these inputs are not used, they should be tied off to 1. |
| p0_ip_rst_n_o | Output | これらのアクティブLow出力信号は、アプリケーション・ロジックに公開され、個々のPCIeコントローラーに対してリセットをトリガーするハード・リセット・コントローラーのステータスを示します。
注: This signal is only enabled for R-Tile.
|