インテルのみ表示可能 — GUID: cbr1591741420267
Ixiasoft
1. はじめるまえに
2. はじめに
3. 機能の説明
4. インターフェイスの概要
5. パラメーター (H タイル)
6. パラメーター (P-Tile) (F-Tile) (R-Tile)
7. IP コアを使用したデザイン
8. ソフトウェアのプログラミング・モデル
9. レジスター
10. トラブルシューティング/デバッグ
11. Fタイル Avalon ストリーミング・インテル FPGA IP for PCI Expressユーザーガイドのアーカイブ
12. F タイル Avalon ストリーミング Intel FPGA IP for PCI Express ユーザーガイドの改訂履歴
4.1. ポートリスト
4.2. クロック
4.3. リセット
4.4. マルチ・チャネルDMA
4.5. バーストAvalon Master (BAM) BAR
4.6. バーストAvalon-MM Slave (BAS) インターフェイース
4.7. MSIインターフェイース
4.8. Config Slaveのインターフェイス (RP のみ)
4.9. ハードIP 再構成インターフェイス
4.10. Config TLのインターフェイス
4.11. コンフィグレーションインターセプトインターフェイス(EPのみ)
4.12. データ・ムーバー・インターフェイス
4.13. ハードIPステータス・インターフェイス
8.1.6.1. ifc_api_start
8.1.6.2. ifc_mcdma_port_by_name
8.1.6.3. ifc_qdma_device_get
8.1.6.4. ifc_num_channels_get
8.1.6.5. ifc_qdma_channel_get
8.1.6.6. ifc_qdma_acquire_channels
8.1.6.7. ifc_qdma_release_all_channels
8.1.6.8. ifc_qdma_device_put
8.1.6.9. ifc_qdma_channel_put
8.1.6.10. ifc_qdma_completion_poll
8.1.6.11. ifc_qdma_request_start
8.1.6.12. ifc_qdma_request_prepare
8.1.6.13. ifc_qdma_descq_queue_batch_load
8.1.6.14. ifc_qdma_request_submit
8.1.6.15. ifc_qdma_pio_read32
8.1.6.16. ifc_qdma_pio_write32
8.1.6.17. ifc_qdma_pio_read64
8.1.6.18. ifc_qdma_pio_write64
8.1.6.19. ifc_qdma_pio_read128
8.1.6.20. ifc_qdma_pio_write128
8.1.6.21. ifc_qdma_pio_read256
8.1.6.22. ifc_qdma_pio_write256
8.1.6.23. ifc_request_malloc
8.1.6.24. ifc_request_free
8.1.6.25. ifc_app_stop
8.1.6.26. ifc_qdma_poll_init
8.1.6.27. ifc_qdma_poll_add
8.1.6.28. ifc_qdma_poll_wait
8.1.6.29. ifc_mcdma_port_by_name
インテルのみ表示可能 — GUID: cbr1591741420267
Ixiasoft
3.1.2. 書き込みデータムーバー
D2H Data Mover (D2HDM) は、デバイス メモリからホスト メモリにデータを転送します。 Avalon-MM Read Master / Avalon-ST Sink インターフェイスを介してユーザーロジックからデータを受信し、PCIe アドレス (宛先)、データサイズ、MPS などの記述子情報に基づいてデータをホストに移動するための Mem Wr TLP を生成します。 ホスト メモリ内の受信バッファにデータを送信するための値。
AVMM モードでは、D2HDM は、PCIe アドレス、MPS、および DMA 転送サイズに基づいて、マスター ポート経由で一連の AVMM 読み取りを送信します。 AVMM 読み取りは次のように生成されます。
- 最初の AVMM は 64 バイトのアドレス境界まで読み取られます。 次の場合、最初の AVMM 読み取り時に複数のバーストが読み取られます。
- AVMM アドレスは 64 バイトでアラインされています。
- 記述子の合計ペイロード数は 64 バイトでアライメントされており、サポートされている最大 MPS 未満です。
- サポートされている最大 MPS サイズでの AVMM 読み取りが続きます。
- 残りのサイズの最後の AVMM 読み取り。
AVST モードでは、記述子が利用できない場合、D2HDM AVST シンクは準備完了のアサートを解除します。
- ホストはポートのソフトウェア記述子を設定します。 最大ペイロード数は最大 1MB です。 記述子の SOF/EOF フィールドはホストによって設定されない場合があります。
- D2HDM は、記述子更新シーケンスを使用して、メモリ書き込み要求を通じてホストの場所にあるソフトウェア記述子の SOF、EOF、Rx ペイロード カウント フィールドを更新します。
- AVST d2h_st_sof_i signal assertion triggers a descriptor update sequence by D2HDM to mark start of AVST frame.
- D2HDM issues a MWr to set the SOF field in the descriptor
- WB/MSI-X, if set in the descriptor, is issued
- AVST d2h_st_eof_i signal assertion triggers a descriptor update sequence by D2HDM to mark end of AVST frame. The descriptor update sequence is as follows:
- D2HDM terminates the descriptor at d2h_st_eof_i and initiates a descriptor update sequence.
- During descriptor update sequence, a MWr is issued to set EOF field in the descriptor and update Rx payload count field with total bytes transferred.
- WB/MSI-X if set in descriptor, is issued
- The descriptor immediately after EOF sequence, is considered as start of next AVST data frame and initiates a descriptor update sequence to set SOF field.
When a descriptor is completed, that is, all DMA data corresponding to the descriptor has been sent to the host, the D2HDM performs housekeeping tasks that include:
- Schedule MSI-X for a completed queue, if enabled in the descriptor
- Schedule Writeback Consumed Head Pointer for a completed queue, if enabled in the descriptor
- Update Consume Head Pointer for software polling
- MSI-X and Writeback are memory write to host via the D2HDM to avoid race condition due to out-of-order writes.
Based on the updated status, software can proceed with releasing the receive buffer and reuse the descriptor ring entries.