トランシーバー・ピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。このルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていないその他の要因によって異なります。
| ピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
|---|---|---|---|
| VCCR_GXB[L1,R4] [C,D,E,F,G,H,I,J] | 電源 | デバイスの右側 (R) または左側 (L) の各トランシーバー・バンクに固有のアナログ電源、レシーバーです。 | VCCR_GXB ピンは、0.95V、1.03V、または1.12Vの低ノイズ・スイッチング・レギュレーターに接続します。1.12Vは、 インテル® Arria® 10 GTデバイスでのみ使用可能です。各電圧レベルに関するトランシーバーのデータレートについては、電源共有ガイドラインの注意事項 を参照してください。 片側のトランシーバー、fPLL、およびIOPLLをすべて使用していない場合は、その側の内部バンクの VCCR_GXB 電源レールを GNDに接続することで、電力を節約できます。デバイスを正常に動作させるためには、左側または右側の2つの外側バンクのいずれかの電源が常に入っていることが必要です。外側のバンクは、常に片側の最初のバンク (最下位アルファベット) と最後のバンク (最上位アルファベット) です。 例1: デバイスの片側に8つのトランシーバー・バンクがある場合
例2: デバイスの片側に4つのトランシーバー・バンクがある場合
デバイスの同じ側にある VCCR_GXB ピンは、必ず同じ電圧にしてください。 VCCT_GXB と VCCR_GXB の両方の電源供給がオンの場合、その電源電圧レベルは必ず等しくしてください。 注2、3、4、7、および10を参照してください。 |
| VCCT_GXB[L1,R4] [C,D,E,F,G,H,I,J] | 電源 | デバイスの右側 (R)または左側 (L) の各トランシーバー・バンクに固有のアナログ電源、トランスミッター です。 | VCCT_GXB ピンは、0.95V、1.03V、または1.12Vの低ノイズ・スイッチング・レギュレーターに接続します。1.12Vは インテル® Arria® 10 GTデバイスでのみ使用可能です。各電圧レベルに関するトランシーバーのデータレートについては、電源共有ガイドラインの注意事項 を参照してください。 片側のトランシーバー、fPLL、およびIOPLLのすべてを使用していない場合、片側の VCCT_GXB 電源レールを GND に接続することで、内部バンクまたは外部バンクを問わず消費電力を節約できます。 デバイスの同じ側にある VCCT_GXB ピンは、必ず同じ電圧にしてください。 VCCT_GXB と VCCR_GXB の両方の電源供給がオンの場合、その電源電圧レベルは必ず等しくしてください。 注2、3、4、7、および10を参照してください。 |
| VCCH_GXB[L,R] | 電源 | デバイスの左側 (L) または右側 (R) に固有のアナログ電源、ブロックレベルのトランスミッター・バッファーです。 | VCCH_GXB は、1.8Vの低ノイズ・スイッチング・レギュレーターに接続します。適切なアイソレーション・フィルタリングが使用可能な場合、VCCH_GXB の供給は、VCCPT と同じレギュレーターから行うことも選択できます。 デバイスを正常に動作させるためには、すべてのトランシーバー・バンクの VCCH_GXB をオンにする必要があります。ただし、 インテル® Arria® 10 GXおよびGTデバイスのHF34パッケージおよびNF40パッケージは除きます。 インテル® Arria® 10 GXおよびGTデバイスのHF34パッケージおよびNF40パッケージでは、VCCH_GXBR 電源レールをGNDに接続することで、消費電力を節約することができます。ただしこれは、その側にあるすべてのトランシーバー、fPLL、IOPLLを使用していな場合です。 デバイスの同じ側にある VCCH_GXB ピンは、必ず同じ電圧にしてください。 VCCH_GXB ピン付近のVCCH_GXB 電源レールには、最低2.2nFのデカップリングを提供します。 電圧レギュレーター・モジュール (VRM) のスイッチング・ノイズがチャネル・ジッター・パフォーマンスに与える影響を低減するには、VCCH_GXB レールのVRMスイッチング周波数は、2MHzより低くする必要があります。OTNアプリケーションの場合、VCCH_GXB レールのVRMスイッチング周波数は、500KHz以下にする必要があります。 注2、3、4、7、および10を参照してください。 |
| GXB[L1,R4][C,D,E,F,G,H,I,J]_RX_[0:5]p 、 GXB[L,R][1][C,D,E,F,G,H,I,J]_REFCLK_CH[0:5]p | 入力 | 正の高速差動レシーバーチャネルです。デバイスの右側 (R)または左側 (L)のそれぞれのトランシーバー・バンクに固有です。 | これらのピンは、使用時にACカップリングまたはDCカップリングになります。未使用の GXB_RXp ピンはすべて、GND、VCCR_GXB、または VCCT_GXB ピンに直接接続します。 |
| GXB[L1,R4][C,D,E,F,G,H,I,J]_RX_[0:5]n 、 GXB[L,R][1][C,D,E,F,G,H,I,J]_REFCLK_CH[0:5]n | 入力 | 負の高速差動レシーバーチャネルです。デバイスの右側 (R) または左側 (L) の各トランシーバー・バンクに固有です。 | これらのピンは、使用時にACカップリングまたはDCカップリングになります。未使用の GXB_RXn ピンはすべて、GND に直接接続します。 |
| GXB[L1,R4][C,D,E,F,G,H,I,J]_TX_CH[0:5]p | 出力 | 正の高速差動トランスミッター・チャネルです。デバイスの右側 (R) または左側 (L) の各トランシーバー・バンクに固有です。 | 未使用の GXB_TXp ピンはすべてフローティングのままにします。 |
| GXB[L1,R4][C,D,E,F,G,H,I,J]_TX_CH[0:5]n | 出力 | 負の高速差動トランスミッター・チャネルです。デバイスの右側 (R) または左側 (L) の各トランシーバー・バンクに固有です。 | 未使用の GXB_TXn ピンはすべてフローティングのままにします。 |
| REFCLK_GXB[L1,R4][C,D,E,F,G,H,I,J]_CH[B,T]p | 入力 | 高速差動リファレンス・クロックの正のレシーバーチャネルです。デバイスの右側 (R) または左側 (L) の各トランシーバー・バンクに固有です。 REFCLK_GXB は、トランシーバー・チャネルが使用できない場合でも、fPLLを持つ専用クロック入力ピンとして使用して、コアクロックを生成することができます。 |
選択したREFCLK I/O規格がHCSL以外の場合は、これらのピンをACカップリングしてください。 PCI Expressコンフィグレーションでは、選択したREFCLK I/O規格がHCSLの場合、REFCLK でのDCカップリングが可能です。 未使用のすべてのピンは、GND に個別に接続するか、10kΩ抵抗を介して GND にまとめて接続します。ピンから抵抗までのトレースはできるだけ短くします。 注9を参照してください。 |
| REFCLK_GXB[L1,R4][C,D,E,F,G,H,I,J]_CH[B,T]n | 入力 | 高速差動リファレンス・クロック補完、補完レシーバーチャネルです。デバイスの右側 (R) または左側 (L) の各トランシーバー・バンクに固有です。 REFCLK_GXB は、トランシーバー・チャネルが使用できない場合でも、fPLLを備えた専用クロック入力ピンとして使用して、コアクロックを生成することができます。 |
選択したREFCLK I/O規格がHCSL以外の場合は、これらのピンをACカップリングしてください。 PCI Expressコンフィグレーションでは、選択したREFCLK I/O規格がHCSLの場合、REFCLK でのDCカップリングが可能です。 未使用のピンはすべて、GND に個別に接続するか、10kΩ抵抗を介して GND にまとめて接続します。ピンから抵抗までのトレースはできるだけ短くします。 注9を参照してください。 |
| CLKUSR | I/O | このピンは、トランシーバー・キャリブレーション用のクロックとして使用し、トランシーバー使用時は必須要件です。このピンは、オプションで、Hybrid Memory Cube (HMC) キャリブレーションや複数のデバイスの初期化を同期させるためのコンフィグレーション・クロック入力にも使用できます。これはユーザー供給クロックです。また、入力周波数は100MHzから125MHzの範囲内でなければなりません。 このピンはGPIOピンとして使用できます。ただし、トランシーバーを使用していない場合、HMCを使用していない場合、ユーザー供給コンフィグレーション・クロックとしてこのピンを使用していない場合のみです。 |
CLKUSR ピンをコンフィグレーションおよびトランシーバーのキャリブレーションに使用する場合は、デバイス・コンフィグレーション開始時とデバイスがユーザーモードに入る際に、CLKUSR ピンに対して外部のフリーランニングかつ安定したクロックを供給する必要があります。デバイスの電源投入時にクロックがない場合、トランシーバーのキャリブレーションは、クロックが使用可能になるまで遅延します。これは、プロトコルのコンプライアンスに影響する場合があります。 CLKUSR ピンには、コンフィグレーション・モードとトランシーバー・キャリブレーションの両方に適用可能な共通のクロック周波数を必ず供給してください。 |
| CLKUSR ピンをコンフィグレーションには使用していないが、CLKUSR ピンをトランシーバーのキャリブレーションに使用している場合は、デバイス・コンフィグレーションの開始時とデバイスがユーザーモードに入る際に、CLKUSR ピンに対して外部のフリーランニングかつ安定したクロックを供給する必要があります。デバイスの電源投入時にクロックがない場合、トランシーバーのキャリブレーションはクロックが使用可能になるまで遅延します。このことは、プロトコルのコンプライアンスに影響する場合があります。 | |||
| CLKUSR ピンをコンフィグレーションに使用しているが、CLKUSR ピンをトランシーバーのキャリブレーションに使用していない場合は、ユーザー供給クロック入力を使用してください。 詳細については、 インテル® Arria® 10デバイスのコンフィグレーション、デザイン・セキュリティー、およびリモート・システム・アップグレード の章を参照してください。 |
|||
| 次のいずれに対しても CLKUSR ピンを使用していない場合は、CLKUSR ピンは GND に接続します。
|
|||
| RREF_[T,B][L,R] | 入力 | fPLL、IOPLL、およびトランシーバーのリファレンス抵抗です。デバイスの上部 (T) または下部 (B) および左側 (L) または右側 (R) に固有です。 | REFCLK ピンまたはトランシーバー・チャネル、IOPLLをデバイスの片側 (左側または右側) で使用している場合、デバイスの使用している側にある各 RREF ピンは、個別の2kΩ抵抗を介して GND に接続してください。それ以外の場合は、デバイスの使用している側の各 RREF ピンを GND に直接接続します。PCBレイアウトでは、このピンから抵抗へのトレースは、アグレッサー信号を回避するように配線する必要があります。 |