| 2017年6月 |
2017.06.16 |
- Arria 10 GXおよびGTのピン接続ガイドラインに注11を追加しました。
- RZQ_[#] ピンのピン機能と接続ガイドラインを更新しました。
- CLKUSRピンのピン機能を更新しました。
- DisplayPort TXの完全な電気的準拠に対する注意事項を次の電源共有ガイドラインに追加しました。
- 例1: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))
- 例2: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))
- 例4: インテルArria 10 GTの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))
- 例5: インテルArria 10 GTの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))
- 例8: インテルArria 10 SXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))
- 例9: インテルArria 10 SXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))
- 例11: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)、SmartVID機能使用 (***))
|
| 2017年3月 |
2017.03.13 |
商標をインテルに変更しました。 |
| 2016年12月 |
2016.12 09 |
- VCCH_GXB[L,R] ピンの接続ガイドラインを更新しました。
- CLK_[2,3] [A,B,C,D,E,F,G,H,I, J,K,L]_[0,1]pピンおよびCLK_[2,3] [A,B,C,D,E,F,G,H,I, J,K,L]_[0,1]nピンの接続ガイドラインを更新しました。
- RZQ_[#] ピンの接続ガイドラインを更新しました。
- ALERT_N_0ピンの接続ガイドラインを更新しました。
|
| 2016年6月 |
2016.06.10 |
- 本文書の内容は暫定版ではなく、確定されました。
- HPSペリフェラル・ピンおよび共有3V I/Oバンクピンを更新しました。
- VCCR_GXBピンおよびVCCT_GXBピンの接続ガイドラインを更新しました。
- VCC PowerManager機能のサポートを削除しました。
- 電源共有ガイドラインの注3を更新しました。
- 最大バックプレーン・アプリケーションのサポートを12.5Gbpsに更新しました。
- VCCR_GXBおよびVCCT_GXBが0.95Vの場合のバックプレーン・アプリケーションのサポートを削除しました。
|
| 2016年3月 |
2016.03.17 |
電源共有ガイドラインの注意事項のセクション内のサポートされているトランシーバーのデータレートを更新しました。 |
| 2015年11月 |
2015.11.02 |
- Quartus IIからQuartus Primeに変更しました。
- REFCLK_GXB[L1,R4][C,D,E,F,G,H,I,J]_CH[B,T]pピンおよびREFCLK_GXB[L1,R4][C,D,E,F,G,H,I,J]_CH[B,T]nピンの接続ガイドラインを更新しました。
- VCCR_GXB[L1,R4] [C,D,E,F,G,H,I,J] ピンの接続ガイドラインを更新しました。
- VCCT_GXB[L1,R4] [C,D,E,F,G,H,I,J] ピンの接続ガイドラインを更新しました。
- VCCH_GXB[L,R] ピンの接続ガイドラインを更新しました。
- CLKUSRピンの接続ガイドラインを更新しました。
- ALERT_N_0、PAR_0、ACT_N_0、およびBG_[#0ピンのピンの種類と説明を更新しました。
- ADCGNDピンの接続ガイドラインを更新しました。
- HPS_nRSTピンの説明を更新しました。
- VCCピンの説明を更新しました。
- nIO_PULLUPピンの接続ガイドラインを更新しました。
- VCCLSENSEピンおよびGNDSENSEピンの接続ガイドラインを更新しました。
- VCCR_GXB[L1、R4] [C,D,E,F,G,H,I,J] ピンおよびVCCT_GXB[L1、R4] [C,D,E,F,G,H,I,J] ピンの接続ガイドラインで最小電圧を0.95Vに更新しました。
- 次の電源共有ガイドラインを更新し、0.95Vと1.12VのサポートをVCCR_GXB[L1,R4] [C,D,E,F,G,H,I,J] およびVCCT_GXB[L1,R4] [C,D,E,F,G,H,I,J] に含めました。
- 例1: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例2: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))(10.3125Gbps (バックプレーン・アプリケーション))
- 例4: インテルArria 10 GTの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))(10.3125Gbps (バックプレーン・アプリケーション))
- 例5: インテルArria 10 GTの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション))(10.3125Gbps (バックプレーン・アプリケーション))
- 例7: インテルArria 10 GTの電源共有ガイドライン (トランシーバーのデータレート <= 17.4Gbps(**)/28.3Gbps (チップツーチップ・アプリケーション) (14.2Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (バックプレーン・アプリケーション))
- 例8: インテルArria 10 SXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例9: インテルArria 10 SXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例11: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション) (10.3125Gbps (バックプレーン・アプリケーション))、SmartVID機能使用 (***))
|
| 2015年4月 |
2015.04.05 |
- VCCPピンおよびVCCピンの接続ガイドラインを更新しました。
- RREF [T,B][L,R] ピンの接続ガイドラインを更新しました。
- nPERST[L,R][0:1] ピンの接続ガイドラインを更新しました。
- VREFP_ADCピンの接続ガイドラインを更新しました。
- VCCERAMピンの接続ガイドラインを更新しました。
- VREFB[[2][A,F,G,H,I,J,K,L]、[3][A,B,C,D,E,F,G,H]]N0ピンの接続ガイドラインを更新しました。
- VREFP_ADCピンの接続ガイドライン内のオンチップ・リファレンス・リソースを ±10% に更新しました。
- VCCR_GXB[L1,R4][C,D,E,F,G,H,I,J] およびVCCT_GXB[L1,R4][C,D,E,F,G,H,I,J] のサポートされている公称電圧を1.0Vと1.11Vからそれぞれ1.03Vと1.11Vに更新しました。
- VCCR_GXB[L1,R4][C,D,E,F,G,H,I,J] およびVCCT_GXB[L1,R4][C,D,E,F,G,H,I,J] の接続ガイドラインを更新しました。
- VCCR_GXB[L1,R4][C,D,E,F,G,H,I,J] およびVCCT_GXB[L1,R4][C,D,E,F,G,H,I,J] のサポートされている公称電圧1.03Vと1.11Vの電源共有ガイドラインを次のように更新しました。
- 例3: インテルArria 10 GXの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (バックプレーン・アプリケーション))
- 例6: インテルArria 10 GTの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 15.0Gbps(**) (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 14.2Gbps(**) (バックプレーン・アプリケーション))
- 例7: インテルArria 10 GTの電源共有ガイドライン (15.0Gbps < トランシーバーのデータレート <= 17.4Gbps(**)/28.3Gbps (チップツーチップ・アプリケーション)) (14.2Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (バックプレーン・アプリケーション))
- 例10: インテルArria 10 SXの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (バックプレーン・アプリケーション))
- 電源共有ガイドラインの注意事項内のVCCR_GXB[L1,R4][C,D,E,F,G,H,I,J] およびVCCT_GXB[L1,R4][C,D,E,F,G,H,I,J] のサポートされる公称電圧1.03Vと1.11Vを更新しました。
- Arria 10 HPSに共有3V I/Oバンクを追加しました。
|
| 2015年1月 |
2015.01.23 |
- VCCIO([2][A, F,G,H,I,J,K, L, AF, KL]、[3][A, B,C,D,E,F,G, H, AB, GH]) ピンの接続ガイドラインを更新しました。
- CONF_DONEピンの接続ガイドラインを更新しました。
- nSTATUSピンの接続ガイドラインを更新しました。
- VREFP_ADCピンおよびVREFN_ADCピンの接続ガイドラインを更新しました。
- VSIGPピンおよびVSIGNピンの種類を更新しました。
- HPS_nRSTピンの種類を更新しました。
- HPS_nPORピンの種類を更新しました。
- CRC_ERRORピンの説明を更新しました。
- HPS_nRSTピンの説明を更新しました。
- VCCT_GXB[L1,R4] [C,D,E,F,G,H,I,J] ピンおよびVCCR_GXB[L1,R4][C,D,E,F,G,H,I,J] ピンの接続ガイドラインを更新しました。
- VCCIOREF_HPピンの説明を更新しました。
- Arria 10 SXのピン接続ガイドラインの注11を更新しました。
- 次の電源共有ガイドラインを更新し、0.95VのサポートをVCCおよびVCCPに含めました。
- 例1: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例3: インテルArria 10 GXの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 17.4Gbps (**) (バックプレーン・アプリケーション))
- 例4: インテルArria 10 GTの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例6: インテルArria 10 GTの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 15.0Gbps(**) (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 14.2Gbps (**) (バックプレーン・アプリケーション))
- 例7: インテルArria 10 GTの電源共有ガイドライン (15.0Gbps < トランシーバーのデータレート <= 17.4Gbps(**)/28.3Gbp (チップツーチップ・アプリケーション)) (14.2Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (バックプレーン・アプリケーション))
- 例8: インテルArria 10 SXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例10: インテルArria 10 SXの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (バックプレーン・アプリケーション))
- 次の電源共有ガイドラインを追加しました。
- 例2: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション)
- 例5: インテルArria 10 GTの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例9: インテルArria 10 SXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
|
| 2014年8月 |
2014.08.18 |
- 例8: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション)、SmartVID機能使用) を追加しました。
- トランシーバーのデータレートを28.3Gbpsに更新しました。
- PLL_[2,3][A,B,C,D,E,F,G,H,I,J,K,L]_FB[0,1] ピンの名前と説明を更新しました。
- TCK、TMS、TDI、TDO、およびTRSTピンの接続ガイドラインを更新しました。
- CRC_ERRORピンの名前と接続ガイドラインを更新しました。
- nPERST[L,R][0:1] ピンの接続ガイドラインを更新しました。
- VREFP_ADCピンの接続ガイドラインを更新しました。
- VSIGP_[0,1] ピンおよびVSIGN_[0,1] ピンの接続ガイドラインを更新しました。
- VCCPピンおよびVCCピンの接続ガイドラインを更新しました。
- VCCIO([2][A,F,G,H,I,J,K,L,AF,KL] ピン、[3][A,B,C,D,E,F,G,H,AB,GH]) ピンの名前と説明を更新しました。
- VCCERAMピンの接続ガイドラインを更新しました。
- VREFB([2][A,F,G,H,I,J,K,L]、[3][A,B,C,D,E,F,G,H])N0ピンの接続ガイドラインを更新しました。
- VCCLSENSEピンおよびGNDSENSEピンの接続ガイドラインを更新しました。
- ADCGNDピンの接続ガイドラインを更新しました。
- VCCR_GXB[L1,R4] [C,D,E,F,G,H,I,J] ピンの名前、説明、および接続ガイドラインを更新しました。
- VCCT_GXB[L1,R4] [C,D,E,F,G,H,I,J] ピンの名前、説明、および接続ガイドラインを更新しました。
- VCCH_GXB[L,R] ピンの説明および接続ガイドラインを更新しました。
- GXB[L1,R4][C,D,E,F,G,H,I,J]_RX_[0:5]p、GXB[L1,R4][C,D,E,F,G,H,I,J]_RX_[0:5]n、GXB[L1,R4][C,D,E,F,G,H,I,J]_TX_CH[0:5]p、およびGXB[L1,R4][C,D,E,F,G,H,I,J]_TX_CH[0:5]nピンの名前と説明を更新しました。
- REFCLK_GXB[L1,R4][C,D,E,F,G,H,I,J]_CH[B,T]pピンおよびREFCLK_GXB[L1,R4][C,D,E,F,G,H,I,J]_CH[B,T]nピンの名前、説明、および接続ガイドラインを更新しました。
- CLKUSRピンの接続ガイドラインを更新しました。
- RREF_[T,B][L,R] ピンの説明および接続ガイドラインを更新しました。
- HPS_DEDICATED_16ピンのFunction 2ピンの説明を更新しました。
|
| 2014年6月 |
2014.06.24 |
- 電源共有ガイドラインのセクションに注7を追加しました。
- PLL_[2,3][A,B,C,D,E,F,G,H,I,J,K,L]_FB0ピンの説明を更新しました。
- TCK、TMS、TDI、TDO、およびTRSTピンの接続ガイドラインを更新しました。
- VCCR_GXB[L,R][1:4][C,D,E,F,G,H,I,J]ピンおよびVCCT_GXB[L,R][1:4][C,D,E,F,G,H,I,J] ピンの接続ガイドラインを更新しました。
- VCCLSENSEピンおよびGNDSENSEピンの接続ガイドラインを更新しました。
- VCCBAT、VCCPGM、VCCPT、およびVCCH_GXB[L,R] ピンの接続ガイドラインを更新しました。
- CRCERRORピンの名前を更新しました。
- 次の電源共有ガイドラインを更新しました。
- 例1: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例2: インテルArria 10 GXの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 17.4Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (バックプレーン・アプリケーション))
- 例3: インテルArria 10 GXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例4: インテルArria 10 GTの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 15.0Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 14.2Gbps (**) (バックプレーン・アプリケーション))
- 例5: インテルArria 10 GTの電源共有ガイドライン (15.0Gbps < トランシーバーのデータレート <= 17.4Gbps(**)/28Gbps (チップツーチップ・アプリケーション)) (14.2Gbps < トランシーバーのデータレート <= 17.4Gbps (**) (バックプレーン・アプリケーション))
- 例6: インテルArria 10 SXの電源共有ガイドライン (トランシーバーのデータレート <= 11.3Gbps (チップツーチップ・アプリケーション)) (10.3125Gbps (バックプレーン・アプリケーション))
- 例7: インテルArria 10 SXの電源共有ガイドライン (11.3Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (チップツーチップ・アプリケーション)) (10.3125Gbps < トランシーバーのデータレート <= 17.4Gbps(**) (バックプレーン・アプリケーション))
|
| 2014年5月 |
2014.05.23 |
CLKUSRピンの説明および接続ガイドラインを更新しました。 |
| 2013年12月 |
2013.12.18 |
VCCピンおよびVCCPピンの接続ガイドラインを更新しました。 |
| 2013年12月 |
2013.12 02 |
初版 |