インテル® Arria® 10 GX、GT、およびSXデバイスファミリー・ピン接続ガイドライン

ダウンロード PDF
ID 683814
日付 12/23/2020
Public
ドキュメント目次
ドキュメント目次 x
インテル® Arria® 10 GX、GT、およびSXデバイスファミリー・ピン接続ガイドライン
インテル® Arria® 10 GX、GT、およびSXデバイスファミリー・ピン接続ガイドライン x
インテル® Arria® 10 GXおよびGTのピン接続ガイドライン インテル® Arria® 10 SXのピン接続ガイドライン インテル® Arria® 10デバイスの電源共有ガイドライン インテル® Arria® 10 GX、GT、およびSXデバイスファミリーのピン接続ガイドライン 改訂履歴
インテル® Arria® 10 GXおよびGTのピン接続ガイドライン x
クロックおよびPLLピン 専用コンフィグレーション/JTAGピン オプション/兼用コンフィグレーション・ピン パーシャル・リコンフィグレーション・ピン 差動I/Oピン 外部メモリー・インターフェイス・ピンおよびハードメモリーPHYピン リファレンス・ピン 電圧センサーピン 供給ピン トランシーバー・ピン インテル® Arria® 10 GXおよびGTのピン接続ガイドラインの注意事項
インテル® Arria® 10 SXのピン接続ガイドライン x
HPS供給ピン HPS専用I/Oバンクピン HPSペリフェラル・ピン 共有3V I/Oバンクピン インテル® Arria® 10 SXのピン接続ガイドラインの注意事項
インテル® Arria® 10デバイスの電源共有ガイドライン x
例1: インテル® Arria® 10 GX 例2: インテル® Arria® 10 GX 例3: インテル® Arria® 10 GX 例4: インテル® Arria® 10 GT 例5: インテル® Arria® 10 GT 例6: インテル® Arria® 10 GT 例7: インテル® Arria® 10 GT 例8: インテル® Arria® 10 SX 例9: インテル® Arria® 10 SX 例10: インテル® Arria® 10 SX 例11: インテル® Arria® 10 GX (SmartVID機能使用) 電源共有ガイドラインについての注意事項
インテル® Arria® 10 GX、GT、およびSXデバイスファミリー・ピン接続ガイドライン

インテル® Arria® 10 GXおよびGTのピン接続ガイドラインの注意事項

注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアでは、I/O割り当ておよび配置規則に従ってピン接続をチェックします。この規則は、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本文書またはデバイス・ハンドブックに記載されていないその他の要因によって異なります。

インテル® ではこれらのガイドラインは推奨事項としてのみ提供しています。デバイスが適切に機能するかを検証するために、デザインにシミュレーション結果を適用することは設計者の責任となります。

  1. このピン接続ガイドラインは、 インテル® Arria® 10 GXおよびGTデバイスバリアントに基づいています。
  2. 電源の容量値を選択する前に、デカップリングされている特定の回路の動作周波数に対して供給する必要がある電力量を検討します。電源プレーンのターゲット・インピーダンスをデバイス/電源の電流と電圧降下の要件に基づいて計算します。次に、適切な数のコンデンサーを使用して、電源プレーンをデカップリングします。オンボード・コンデンサーは、パッケージ実装時の「等価直列インダクタンス」のため、100MHzを超えてデカップリングすることはありません。高周波のデカップリングに対しては、低インダクタンスのプレーン間容量などの適切なボード設計手法を検討してください。PDNツールを参照してください。
  3. インテル® Arria® 10 Early Power Estimator (EPE) を使用して、VCC やその他の電源の電流要件を決定します。 インテル® Quartus® Prime Power Analyzerを使用すると、この電源やその他の電源に対する最も正確な電流要件を得ることができます。
  4. このような電源では、パワープレーンを複数の インテル® Arria® 10デバイス間で共有できます。
  5. 電源ピンでは、BGAからのブレークアウト・ビアの共有はしないでください。BGAの各ボールには、専用のブレークアウト・ビアが必要です。VCCによるブレークアウト・ビアの共有はしないでください。
  6. 例1から例7および図1から図7では、 インテル® Arria® 10 GXおよび インテル® Arria® 10 GTデバイスの電源共有ガイドラインを示しています。例11では、SmartVID機能を使用した インテル® Arria® 10 GXデバイスの電源共有ガイドラインを示しています。
  7. Low Noise Switching Regulatorは、薄型表面実装パッケージ内にカプセル化されたスイッチング・レギュレーター回路として定義され、スイッチ・コントローラー、パワーFET、インダクターおよびその他のサポート部品を含みます。スイッチング周波数は通常、800kHzから1MHzで、高速過渡応答を有しています。このスイッチング周波数の範囲は インテル® の要件ではありません。ただし インテル® では、Line RegulationおよびLoad Regulationが次の仕様を満たすことを必要とします。
    • Line Regulation < 0.4%
    • Load Regulation < 1.2%
  8. インテル® Arria® 10デバイスに搭載されるモジュラーI/Oバンクの数は、そのデバイスの集積度によって異なります。特定のデバイスで使用可能なインデックスについては、 インテル® Arria® 10 Device Handbook のI/O Bankのセクションを参照してください。
  9. AC結合リンクの場合、ACカップリング・コンデンサーはチャネルに沿って任意の位置に配置できます。PCI Expressプロトコルでは、ACカップリング・コンデンサーをトランスミッター側に配置して、アダプターの脱着ができるようにする必要があります。
  10. これらのピンのデカップリングは、それぞれのボードのデザインにおけるデカップリング要件に依存します。
  11. 1.8Vを超える電圧は、VREFBVREFB[[2][A, F,G,H,I,J,K, L] ピンと [3] [A,,C,D,E,F,G, H]]N0ピンには接続しないでください。3V I/Oバンクの場合は、未使用のVREFピンをGNDに接続します。
  12. I/Oピン上の過剰電流を回避するため、I/Oピンの外部からの駆動は、パワーアップおよびパワーダウン時には行わないでください。
    • I/Oピン電流が過剰になると、デバイスの寿命と信頼性に影響します。
    • 3V I/Oピンに過剰な電流が流れると、 インテル® Arria® 10デバイスが損傷する原因になります。
    入力電流の許容限度については、 インテル® Arria® 10デバイス・データシート の絶対最大定格のセクションを参照してください。
関連情報
レベル 2 の表題