インテルのみ表示可能 — GUID: wtw1426147679381
Ixiasoft
HPS専用I/Oバンクピン
注: インテル® では、 インテル® Quartus® Primeデザインを作成し、デバイスのI/O割り当てを入力し、デザインをコンパイルすることを推奨しています。 インテル® Quartus® Prime開発ソフトウェアは、I/O割り当ておよび配置ルールに従ってピン接続をチェックします。これらのルールは、デバイス集積度、パッケージ、I/O割り当て、電圧割り当て、および本章に記載されていない他の要因によって異なります。
HPSピン名 | ピンの機能 | ピンの説明 | 接続ガイドライン |
---|---|---|---|
HPS_CLK1 | 入力、クロック | メインPLLを駆動する専用クロック入力ピンです。このピンでは、MPU、L3/L4サブシステム、デバッグ・サブシステム、フラッシュ・コントローラーにクロックを供給します。また、ペリフェラルを駆動するようにプログラムすることもできます。 | シングルエンドのクロックソースをこのピンに接続します。クロックソースのI/O規格は、VCCIO_HPS と互換性があることが必要です。クロックソースの有効な周波数の範囲については、 インテル® Arria® 10デバイス・データシート を参照してください。hps_clk_f ヒューズが切れていない限り、HPSが正常に起動するには、このピンに入力クロックが存在している必要があります。 |
HPS_ nRST | 双方向 | HPSブロックに対するウォームリセットです。アクティブLowの双方向ピンです。ボードから駆動されると、デバッグ動作を許可するシステム・リセット・ドメインが影響を受けます。コールドHPSリセットによって HPS_nRST ピンはLowに駆動されます。HPS_nRST は、Reset Managerの nrstwarmmask レジスターを使用してイネーブルした場合、ウォームリセット時にLowに駆動することができます。 | このピンは、1kΩのプルアップ抵抗を介して VCCIO_HPS に接続します。 |
HPS_ nPOR | 入力 | HPSブロックに対するコールドリセットです。リセット可能なすべてのHPSロジックをリセットするアクティブLow入力です。HPSをデフォルト状態にして、ソフトウェアが起動するために十分な状態にします。このピンに備えられている25kΩ内部プルアップ抵抗は、常にアクティブです。 | このピンは1kΩから10kΩのプルアップ抵抗を介して VCCIO_HPS に接続します。 |